Proč ne DC vložit buffer pro porušení některých cest?

N

newcpu

Guest
Když jsem syntetizoval modul s Design překladače, zjistil jsem, že DC nenavrhla zapracovat nárazníky na některých sítí.Fanout na nich bylo 10 až 50 a tam bylo načasování porušování na cesty prostřednictvím těchto sítí.Nicméně, DC vložit nějaké nárazníky na jiné cesty.Existují nějaké problémy, o nastavení DC?

Díky moc!

 
newcpu napsal:

Když jsem syntetizoval modul s Design překladače, zjistil jsem, že DC nenavrhla zapracovat nárazníky na některých sítí.
Fanout na nich bylo 10 až 50 a tam bylo načasování porušování na cesty prostřednictvím těchto sítí.
Nicméně, DC vložit nějaké nárazníky na jiné cesty.
Existují nějaké problémy, o nastavení DC?Díky moc!
 
Zkontrolujte fanout omezení a ještě můžete použít max_Delay možnost.

 

Welcome to EDABoard.com

Sponsor

Back
Top