proč nepoužívat FIFO při realizaci v FPGA URT?

[dinesh.4126]

Nazdar,
Během UART implementovat na FPGA, proč jsme se používá FIFO v vysílač a přijímač code.Can někdo navrhnout nějaké věci na to.

 

[ljxpjpjljx]

Myslím, že ji můžeme použít při provádění!

 

[dinesh.4126]

Ale většinu času jsme se vyhnout, aby používané v UART.Why je to tak?

 

[FVM]

FIFO by byl odpad logických buněk, ne-li požadované aplikace.Ale můžete si to, samozřejmě.