Proč RTL modulu jsou některé nejsou vidět v netlist FPGA?

[quan228228]

Prosím, pomozte mi.
Zdá se, že není problém v kódu.
proč nástroj optimalizace nějaký modul?

Syntéza FPGA nástroj i použitý firem Synplify 8,6.

Díky!

/ David

 

[rsrinivas]

kód, co u napsal může být compatibe s postavena v bloky FPGA a mohl vyvodit, je tak odstraní ur kód z netlistu ve většině případů je to, co potřebujete.
ex u psali kód pro registr souboru a syntézu nástroj vyvodit dvojí port RAM.
simulovat a ověřit ur netlist, zda to dává vám požadovaných výsledků.

jde o
Srinivas