Proč RTL?

[Realtek]

Pls mi dovolte zeptat hloupá otázka:

Proč říkáme Flip-Flop Design jako RTL Design
, který papír je průkopníkem papír o 'RTL'?

 

[eda_wiz]

protože vaše registry jsou vymezeny ...
RTL znamená Verilog kódu, ve které máte implicitně nebo explicity definovány všechny registry ...rgds
whizzkid

 

[zpoždění]

Nyní to je velmi diskutabilní.

RTL na jeho založení byla register transfer level, ale postupem času přijala nový význam.Dnes termín je volně použitý odkazovat na různé technqiues.Doslova by se rozumí design, který zahrnuje synchronní pohyb údajů a tam, jako jsou registry.Ale stačí se podívat na RTL schéma vašeho syntetizovány kód pro všechny design.Syntéza nástroj, tvůrce stačí použít RTL žádné schéma, které stavební bloky, které by mohly být asynchronní nebo kombinační v přírodě.

Zdá se však, že RTL když se odkazuje na kódování znamená chování design.To je, jak většina zkušených projektantů a knihy spisovatele vykreslit RTL v těchto dnech.Pojďme se podívat, kde nové pochopení RTL se nám v budoucnosti.

 

[yeewang]

RTL, register transfer level,
Registry jsou jako uzly v designu, ale zlomit cesty na kousky.Všechny vaše design je jako popisující přenos dat mezi registry.To je důvod, proč se to jmenuje RTL.

 

[Edward_2288]

v metodice RTL, projekční činnost je provedena velmi jednoduché.To je na vysoké úrovni design, nebudeme muset zvážit tranzistoru úroveň první, a to samozřejmě usnadní život.

 

[cawan]

register transfer lavel (RTL) je základní jednotka digitálního designu v FPGA.místo brány úrovni, FPGA preferují logiku element (Altera) nebo společná logika blok (CLB), který je založen na technologii SRAM se podívat do tabulky (LUT).v takovém design kritérií, RTL úrovni design s převážně DFF prvkem je třeba poznamenat, že je základním prvkem FPGA design.

 

[omara007]

hej Realtek

definice zpožděním je nejblíže smyslu RTL dnes ..není přilepená jen do registru nápad ..nebo jako u tzv. flip flop ..Pojďme si rozšířit ur ohledem na význam RTL ..dnes RTL se stal něco jako ne.pokynů použít na libovolném jazyce ..např.: RTL pokyny pro HDL znamenat určitá pravidla ..jako nikdy použít ..Vždy používejte že ..a tak dále ..a je nejlepším místem k dostat RTL pokyny od ur-li dělat HDL je:
Opětovné použití Methodlogy Manuální ..je to blízko k dokonalosti ..
PS je to ke stažení zde ..jen hledat to

<img src="http://www.edaboard.com/images/smiles/icon_eek.gif" alt="Shocked" border="0" />Užijte si to!

 

[tutx]

Samozřejmě, RTL je zkratka z "Register Transfer Level", a to znamená, že hlavní věci v návrhu jsou registry.Ale, Zajímalo by mě, zda si můžeme uvědomit, že zdroj VHDL je napsal v RTL, nebo v jiných úrovních.

Někdo mi může dát nějaké charakteristiky pro identifikaci tohoto problému a některé dokumenty ke čtení?

Brds,