Proč vypínač používat pouze PMOS

NMOS nemůže poskytnout silnou 1 (tj. VDD), pokud se podíváte na jeho provoz, výstup nebude VDD, ale o něco méně než VDD.že Y používáme PMOS

 
Pokud nakreslíte NMOS s jeho zdroji a brána (vstup vysoká / zapnutí), připojený k Vdd a upravit napětí mozků (výstup), uvidíte, že jakmile vypouštěcí dostane vyšší než Vdd - V. NMOS bude vypnout.To znamená, že výstup nikdy nemůže dostat vyšší než Vdd - V..Je to stále o 1, pokud je vyšší než VIH, ale když je to nižší než Vdd (ideální), nazýváme ji "slabý" jeden.

 
jsme se "mohou" používat NMOS o moc vtokových.

Napájení vtokových lze provést 2 způsoby
- Od vtokových Vdd
- Od vtokových Vss

VDD vtokových se provádí pomocí PMOS
Vss vtokových se provádí pomocí NMOS

PMOS je špatné na absolvování 0, tak jsme dont použít pro Vss vtokových
NMOS je špatné na absolvování 1, takže jsme dont použít pro Vdd vtokových

Jen Google "moc hradlování" pro více informací.

 
DENKI napsal

Citace:

Pokud nakreslíte NMOS s jeho zdroji a brána (vstup vysoká / zapnutí), připojený k Vdd a upravit napětí mozků (výstup), uvidíte, že jakmile vypouštěcí dostane vyšší než Vdd - V. NMOS bude vypnout.
To znamená, že výstup nikdy nemůže dostat vyšší než Vdd - V..
Je to stále o 1, pokud je vyšší než VIH, ale když je to nižší než Vdd (ideální), nazýváme ji "slabý" jeden.
 
jitendravlsi napsal:

DENKI napsalProsím, vysvětlete mi, proč NMOS dostane vypnout, když mozků stala vyšší než Vdd - V..Nedostal jsem jeho vysvětlení v boook dokonce.díky

JIT
 

Welcome to EDABoard.com

Sponsor

Back
Top