problém pomocí "include v Verilog

M

Mkanimozhi

Guest
Hi Odborníci,
když použiji "zahrnují směrnici v mém Verilog kódu, JÁ am prospěch dluh, že soubor nebyl nalezen důvod, proč jsem jako prospěch, prosím, někdo pomoct.Pozdravy,
Kanimozhi.M

 
Nazdar,

Oba soubory musí být ve stejném adresáři, jinak je nutné přidat cestu do "zahrnuje prohlášení.

Devas

 

Welcome to EDABoard.com

Sponsor

Back
Top