Problém s úniky u moci MOS pro regulátor LDO

[mitgrace]

Vážení:

Mám design regulátor LDO a naše PMOS je externí componet, ale nyní LDO je nesprávné chování, protože brána PMOS vyvolat nějaký únik, takže zesilovač OP nemůže dobře fungovat.Ví někdo, jak vyřešit tento problém, nebo někdo vědět, jaké napájení MOS je dobrý?

PS, používám SI2301.

Díky

 

[sunking]

zkuste přidat proud OP poslední etapě

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Mrknutí" border="0" />

 

[mitgrace]

Promiňte, vy myslíte Přidat aktuální buffer, Jak se design to, Máte papír, nebo schéma, díky

 

[rauol]

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Chladný" border="0" />

Myslím, že to je kvůli hluku, stačí přidat jeden odpor kolem 100K od brány ke zdroji a zkontrolovat.

 

[andy2000a]

sorry ..jak velký unikající proud o vaší powerMos?

Vím, jak moc MOSFET IDs = 6A cgs = 1000p únik = 0.1ua (VDS = 0
VGS = 20V), nebo SI2031 mít velký unikající proud ..

 

[mitgrace]

Vážení:
I Souhrn opatření můj výsledek, nemám přidání aktuální buffer bwtween OP a Si2301, teď mám na mysli smyčku Open OP, ir chování vozu, ale když jsem coonet ke konci smyčky, chování je špatné, V je 1,8 V, V-je 1,2 forma bandgap, z OP je 0.777v, takže jsem opatření samostatně PMOS, přidám velký odpor (7M) v bráně, a já síla volatge (2,2 ) na odpor, poté se měří volatge Gate je 0.77v, zdá Gate mít nějaký únik cuurent, To já změřit, Moje otázky je, jak vnutit mému LDO opravit DC mód, díky

 

[mitgrace]

PS.Náš systém je 3.3V převést 1,8, my používáme 3,3 MOS, aby design této regulátor LDO, díky

 

[sunking]

Existují tekoucí byste měli měřit:
1.Můžete měřit unikající proud do ampérmetry, kolik?
2.opatření výstup AC, možná blízko smyčka OSC.
3.test výstup PMOS V.