J
Joshi
Guest
Ahoj všem
Mám mistr hod. 40 MHz a od pána Hodiny chcete generovat 1,2 Khz náměstí vlny pulsů na výstupu
můj kód je níže(1) co je problm se můj kód(2) Jak Počítadlo pracuje a jak se rozhodnout pro boj proti hodnotám, jako jetyto vzory(3) bez boje můžeme použít Shift?Knihovna IEEE;
použití ieee.std_logic_1164.all;
použití ieee.std_logic_arith.all;
použití ieee.std_logic_unsigned.all;
subjektu Clk_divider je
port (
resetn: v std_logic - Reset
MHZ_clock: v std_logic;
Out_clock: z std_logic
);
konec Clk_divider;
Architektura Clk_divider_arch z Clk_divider je
signál clk_count: std_logic_vector (16 downto 0): =
"00000000000000000"; - 16 bit čítač
začít
Hodiny: proces (resetn, MHZ_clock) - 0.025uSec
začít
if (resetn = '0 '), pak
Out_clock <= '0 ';
elsif (MHZ_clock'event a MHZ_clock = '1 '), pak
if (clk_count <= "01000001000101000"), pak --- chtít Generate
Delay (40M Hz / 1.2K Hz = 3320)
clk_count <= clk_count '1 ';
out_clock <= '1 ';
elsif ((clk_count> "01000001000101000") a (clk_count <
"10000010001010000")) pak
- 0 až 3333 ON a OFF 3333 do 6666
out_clock <= '0 ';
clk_count <= clk_count '1 ';
if (clk_count = "10000010001010000"), pak
clk_count <= "00000000000000000";
end if;
end if;
end if;
Ukončit proces hodiny;
konec Clk_divider_arch;
Čekání fr odpovědi ..
s díky Advance
Joshi
Mám mistr hod. 40 MHz a od pána Hodiny chcete generovat 1,2 Khz náměstí vlny pulsů na výstupu
můj kód je níže(1) co je problm se můj kód(2) Jak Počítadlo pracuje a jak se rozhodnout pro boj proti hodnotám, jako jetyto vzory(3) bez boje můžeme použít Shift?Knihovna IEEE;
použití ieee.std_logic_1164.all;
použití ieee.std_logic_arith.all;
použití ieee.std_logic_unsigned.all;
subjektu Clk_divider je
port (
resetn: v std_logic - Reset
MHZ_clock: v std_logic;
Out_clock: z std_logic
);
konec Clk_divider;
Architektura Clk_divider_arch z Clk_divider je
signál clk_count: std_logic_vector (16 downto 0): =
"00000000000000000"; - 16 bit čítač
začít
Hodiny: proces (resetn, MHZ_clock) - 0.025uSec
začít
if (resetn = '0 '), pak
Out_clock <= '0 ';
elsif (MHZ_clock'event a MHZ_clock = '1 '), pak
if (clk_count <= "01000001000101000"), pak --- chtít Generate
Delay (40M Hz / 1.2K Hz = 3320)
clk_count <= clk_count '1 ';
out_clock <= '1 ';
elsif ((clk_count> "01000001000101000") a (clk_count <
"10000010001010000")) pak
- 0 až 3333 ON a OFF 3333 do 6666
out_clock <= '0 ';
clk_count <= clk_count '1 ';
if (clk_count = "10000010001010000"), pak
clk_count <= "00000000000000000";
end if;
end if;
end if;
Ukončit proces hodiny;
konec Clk_divider_arch;
Čekání fr odpovědi ..
s díky Advance
Joshi