problém v PLI pro Verilog

[eruisi]

Jsem pomocí PLI1.0 pro NCVerilog v jednoduché konstrukce, ale jak se některé chyby.

Tady je můj PLI funkci v C:
Kód:int my_timing ()

(

rukojeti brány;

dvoulůžkový new_rise, new_fall;acc_initialize ();

acc_configure (accToHiZDelay, "max");

= acc_handle_tfarg brána (1);acc_fetch_delays (brány, new_rise & & new_fall);

io_printf ( "Gate% s starý zpoždění: vzestup-f%, pokles-% f \ n", acc_fetch_fullname (brány), new_rise, new_fall);new_rise = acc_fetch_tfarg (2);

new_fall = acc_fetch_tfarg (3);

acc_replace_delays (brány, new_rise, new_fall);

acc_fetch_delays (brány, new_rise & & new_fall);

io_printf ( "% s bránou nové zpoždění: vzestup-f%, pokles-% f \ n", acc_fetch_fullname (brány), new_rise, new_fall);

acc_close ()

 

[aji_vlsi]

Chtěl bych věřit chybu tím, že "ještě není implementován" - proč si myslíte, že to ještě funguje?Máte vlnovou, nebo nějaké jiné důkazy?Nejlépe bude, když se do kontaktu CDN podporu, protože mohou být k dispozici v novější verzi.

Také zkuste portování ji VPI, že je cestou jít vpřed, ACC / TF je příliš starý (i když trochu rychleji než VPI)

Pozdravy
Ajeetha, CVC
www.noveldv.com

 

[eruisi]

Nové průtahy jsou vytištěny založena na hodnotách I feteched ze simulátoru.
Kód:acc_replace_delays (brány, new_rise, new_fall);

acc_fetch_delays (brány, new_rise & & new_fall);

io_printf ( "% s bránou nové zpoždění: vzestup-f%, pokles-% f \ n", acc_fetch_fullname (brány), new_rise, new_fall);

 

[eruisi]

Vedu testbench a zjistil jsem, že bránu zpoždění nejsou ovlivněny.
Mluvil jsem acc_replace_delays () ve špatně nebo není prováděna v ldv4?
Je
to dost divné, aby mi, protože jsem byl po příklady v cdsdoc ze ldv4.

Může někdo pomoci mne ven?

Zde je verilog kód:
Kód:"časovém 1ns/100ps

Modul nand4 (D1, D2, D3, D4, out);

vstupy D1, D2, D3, D4;

Výstup ven;drát out1, Out2;

NAND nd1 (out1, d1, d2);

NAND nd2 (Out2, D3, D4);

NAND nd3 (out, out1, Out2);

endmoduleModul nand4_tb ();

reg w1, w2, W3, W4;

drát ven;nand4 dut (. d1 (w1). d2 (w2). d3 (W3). d4 (W4). out (v));Počáteční začít

w1 = 0; w2 = 0; W3 = 1; W4 = 0;

# 10 w1 = 0; w2 = 0; W3 = 1; W4 = 1;

# 20 $ dokončit;

konecPočáteční začít

$ fsdbDumpfile ( "top.fsdb");

$ fsdbDumpvars (0, dut);

konecPočáteční $ my_timing (nand4_tb.dut.nd2, 10, 10);

endmodule

 

[aji_vlsi]

eruisi napsal:

Vedu testbench a zjistil jsem, že bránu zpoždění nejsou ovlivněny.

Mluvil jsem acc_replace_delays () ve špatně?