problém v post-simulace

Díky za Vaši odpověď!Musím najít důvod, proč, když jsem se pokusit o opravu varování SDF v compile.log.I 'ma novější dělat post-simulace, myslím, že je důležité zaměřit se na informace, varování SDF v simulaci při ladění.

 
můžete připojit část ur sdf souboru pro tuto buňku a propojení část.

tohoto zpoždění je zejména pro připojení (směrování zpoždění).V ur soubor SDF vyhledat tento signál hieracy dostanete jej.

 
G

gonewithstone

Guest
Potkám problém při spuštění post-simulace.V netlist, buňka port RXADCLK se připojit k signálu \ uSub/uIo/uSerdesRx0/RXADCLK, jak je uvedeno níže:
HSR \ uSub/uIo/uSerdesRx0/HC (
. RXADCLK (\ uSub/uIo/uSerdesRx0/RXADCLK),
...................
)
Nicméně, podle post-simulace průběhů, je tu 2.2ns zpoždění mezi RXADCLK a \ uSub/uIo/uSerdesRx0/RXADCLK.V sdf souboru, není omezuje na RXADCLK a \ uSub/uIo/uSerdesRx0/RXADCLK.Myslím, že RXADCLK a \ uSub/uIo/uSerdesRx0/RXADCLK by se mělo změnit současný kvůli přímému připojení vztah, tak jsem cann't najít důvod, aby vysvětlila, 2.2ns načasování zpoždění.Anyone can help me?

 

Welcome to EDABoard.com

Sponsor

Back
Top