problému v Verilog s inout

D

dexter_ex_2ks

Guest
Dobrý den, a mít problémy v Verilog.
.

Musím udělat testbench o Asynchronní číst psát RAM.Tento soubor je umístěn na http://www.asic-world.com/examples/verilog/ram_sp_ar_aw.html # Single_Port_RAM_Asynchronous_Read / Write, je to návod.
is inout
,and my question is in the testbench how do I declare data (if i declare reg [DATA_WIDTH-1:0] data
,I can't read/write data in the simulation,I know it is bi-directional,but I don't know how to declare it the testbench).I set we = 1, cs = 1 for writing ,and we = 0, oe = 1, cs = 1 , and I had changed the address and data (and the clock is ticking) but the data will not change.

No můj problém je následující: bit_vector údaje inout,
a moje otázka je v testbench jak mohu prohlásit data (pokud Declaro reg [DATA_WIDTH-1: 0], data,
nemohu čtení / zápis dat v simulaci, já vím je bi-směrová, ale nevím, jak prohlásit to testbench). Nalíčím my = 1, cs = 1 pro psaní, a = 0, oe = 1, cs = 1, a musel jsem změnil adresy a data (a času je ticking), ale data se nemění.

Takže pokud nemám otravovat vás, mohl byste mi pomoct s testbench, (nemám ideea, jak pracovat s bi-směrová porty).
Díky moc a hezký den.<img src="images/smiles/icon_biggrin.gif" alt="Velmi Happy" border="0" />

 
Te wszystkie taśmy, siłowniki, rękojeści, pokrętła to zaawansowany system pozwalający na pełną stabilizację lustrzanki cyfrowej. Dzięki bardzo bogatej regulacji możliwe jest dopasowanie sprzętu do potrzeb fotografa, albo filmowca. Chameleon DSLR Rig powstał w Szwecji. Sprzęt kosztuje niemało, bo aż 3500&#160;&#8230; &lt;a href="http://www.frazpc.pl/aktualnosci/576431,To-co-to-zaawansowany-system-stabilizacji-dla-lustrzanki-cyfrowej.html"&gt;Continue&#160;reading&#160;&lt;span class="meta-nav"&gt;&#8594;&lt;/span&gt;&lt;/a&gt;

Read more...
 
Pokud chcete tristate autobusem v testbench prohlásit, je signál, že jste připojení k RAM
to inout přístavu jako tristate, řízené jiném rejstříku.Předpokládejme DATA_WIDTH je 16.

Proto:

Kód:reg [15:0] data_drvr;

tříjaderných [15:0] data = data_drvr;
 

Welcome to EDABoard.com

Sponsor

Back
Top