Problémy ladění Stratix FPGA

[mamadlin]

Zdravím všechny,

Mám návrh, který má 4 stejné komponenty (v podstatě 4 porty Páčka spínací skříňky nějakého druhu) Zařízení FPGA je Stratix S80.Design není příliš velký méně než 2% zařízení.Mám soubor FIFO, která jsou mapovány do paměti kousky i zevnitř.

Mám ověřeno můj návrh na Cadence NC-simulátoru.Ale když jsem ji na hardware, že mi dává divné výsledky!2 porty práce a ostatní ne!Zprvu jsem si myslel, že problém je hardware (mám RS232 transceivery, ale jsem vyměnil čepy, stále stejné přístavy byly nefungují! Myslel jsem, že obsazení nebylo dobré => ne štěstí!) Pak jsem se podíval na kód, když jsem změnit některé nesouvisející kódu kolem jiných přístavů začít pracovat a jeden nemá!Hrál jsem si s kompilaci možností (hlavně odstranit pár optimalizace prostě to vyzkoušet) a chování opět změnila (3 porty pracují jeden nebyl!)

I použití qu (at) RTU II V4.2 pro kompilaci a syntézu.

Máte ponětí, co by mohlo být zdrojem těchto problémů divné?Já bych ocenil jakoukoliv pomoc, a / nebo tipy.

Mnohokrát děkuji,

Mo

 

[Willebul]

Ahoj

Jaká je vaše načasování omezení a co načasování analytik vám po kompilaci.
Zní to, jako byste se dostávají do časové problémy
Můžete nahrát tour směrování / načasování zprávyJde o
W

 

[mamadlin]

Ahoj Willebul,

Díky moc za vaši odpověď.Nemám zprávy zde (v laboratoři je téměř až v pondělí).Ale jakmile jsem se podíval na zprávy a myslím, že mi řekl, že nejdelší zpoždění 55ns tak, protože jsem byl s použitím 80MHz hodiny na palubě, umístil jsem složku (v podstatě counter) ke zpomalení hodiny na 10MHz, tak jsem se pak používá pomalý hodiny krmit hlavních složek design.Já nevím, jestli je to moudré způsob manipulace, nebo ne, nebo došlo k jiné způsoby, jak zpomalit hodiny ...

V tomto okamžiku nemám žádné velké omezení pokud jde o načasování, 10MHz je víc než dost.Podívám se na načasování analýzy více informací a publikováno i zde (také, prosím dejte mi vědět, jestli existuje lepší způsob, jak se zpomalí hodiny)

Mnohokrát děkuji,

Mo

 

[mamadlin]

Ověřil jsem si časová analýza zprávy a existuje mnoho varování o tom, že tam je hodiny překroutit.Příklad:

Není v provozu: Hodiny Zkosit> Data Delay portprocessor: SOUTH_PORT | UART: UART_PORT | rs232_rx: rx_block | rx_state.stopping portprocessor: SOUTH_PORT | async_rx: ASYNC_RECV | async_state.idle CLK CLK Žádné Žádné 3,561 ns

Obecně platí, že co mohu udělat pro to řešit hodiny výchylka problémy?

Ocenit jakoukoliv pomoc / tipy.

Díky.

Mo