Problem asi Inverting signály uvnitř FPGA.

[EDA_hg81]

Moje situace je následující:
Musí použít Virtex E řídit snímač s 5V logikou TTL.
Použil jsem NC7ST04 invertor úrovni jako posunovač.
http://images.elektroda.net/66_1226541807.jpg
Uvnitř FPGA jsem napsal kód:
Kód:

Signal_out <= not (signal);

 

[yego]

Pretty opravdu divné.
Jak o kontrole vašich. Ucf souboru v případě, že výstup byl řádně definován s vhodným standardem?
nebo snad jen mísí své působnosti vede?

 

[EDA_hg81]

Když jsem přešel proram, I didn't change sondy.

Je to tak zmatená.

 

[EDA_hg81]

Zkoušel jsem použít komponentu INV.

stejný výsledek.

Tak smutné.

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Crying or Very sad" border="0" />

 

[benradu]

Zkontrolujte si nastavení kanálu 1 (z rozsahu).Věřím, že máte spojení nastaveno na místo AC DC.

 

[Sinisa]

Jo, je to pravděpodobné, AC spoje na jeho rozsahu.

 

[EDA_hg81]

ano.

máte naprostou pravdu.

my, kterým byl AC spojky.

Mockrát vám děkuji.