Problem s přiřazením syntax ve VHDL

[Kender]

Kolega,

I m učení VHDL úpravou kuchařka příklady.I m pomocí Xilinx WebPack a mám problém v následující kód:

Kód:signál wdt_clk_cnt: nepodepsané (23 downto 0);wdt_clk_cnt <= wdt_clk_cnt 1, - tato prácewdt_clk_cnt <= 0; - ERROR zde

 

[firefoxPL]

zkusit
Kód:

wdt_clk_cnt <= (ostatní => '0 ');

 

[Kender]

firefoxPL napsal:

zkusitKód:

wdt_clk_cnt <= (ostatní => '0 ');

 

[firefoxPL]

Začal jsem se docela podobný program na pozadí a jedna z věcí, které jsem se naučil, je si myslet, že jako c programátor, musíte se naučit základy číslicových obvodů, poté, co jste pochopili, jak číslicových obvodů práci, kterou budou moci psát mnohem lépe VHDL kódy , na rozdíl od učení, které udržují od některých VHDL knih a vy byste měli být v pořádku

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsměv" border="0" />

 

[Fvm]

I v podstatě souhlasím s FireFoxPl.Jedna věc je znát syntax HDL, typů a subjektů definovaných v standardních balíčků, které je téměř snadno mého názoru, ostatní je pochopit požadavky (většinou) synchronní logiku a paralelní zpracování.

Je to velmi užitečné, pokud máte navrženy digitální hardware logiku dříve.Než jste nebyli vystaveni nebezpečí, např. napsat VHDL pro smyčce, přemýšlel, proč výstup není přepínání.To se pravděpodobně stane, když se k HDL ze strany software.

Učit se od kuchařka příkladů není špatný, obecně.Je také dobré, mít detailní VHDL odkaz na dosah ruky.Nakonec jsem se zastavil u Synopsys VHDL referenční příručka.Xilinx zkopíroval část ve svých příručkách.
http://www.cse.unsw.edu.au/ ~ cs3211/refs/vhdl1.pdf
http://www.cse.unsw.edu.au/ ~ cs3211/refs/vhdl2.pdf
Některé VHDL konstrukce jsou dokonce chybí v manuálu Synopsys, např. pomocí proměnných v generování výkazů.IEEE VHDL standard, který je obsažen v EDAboard, je pouze úplný odkaz, i když není vhodné literatury.