Problem s SRAM: velký kondenzátor efekt se vyskytuje

[Realtek]

V zápisu SRAM stavu
Najít všechny sloupce (stejné slovo line) bit se zdají být ovlivněn.
(EX: word line = 2, napište bit řádek 5 = 1, (2,5) = 1,
pak if (1,4) = 1, (2,4) = 0, když psaní (2,5) = 1you najde (2,4) = 1) a (2,5) = 1.
pokud write (2,5) = 0, se stále nacházejí (2,4) = 1) a (2,5) = 1.
==> Zdá se (2,4) byly ovlivněny neighber buňky (pokud je vybrané slovo line)

ale pokud prodlení psát cyklus (# 100 ms) rychlost (NCS (čip vybrat) šířka je stejná, ale zpoždění období mezi dvěma NCS)
(2,1), (2,2), (2,3), (2,4) nebude ovlivněno napsat (2,5),
prodlení rychlost zápisu je vše v pořádku (ale třeba zpoždění 100ms ==> příliš dlouho), takže myslím, že SRAM obvod je OK, ale zdá se má některé velmi velký kondenzátor
účinek se v mých SRAM.Je nějaká SRAM mistr může odhadnout, co se stane s mými SRAM??

 

[Nitu]

Nejsem SRAM mistr ...

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsměv" border="0" />

Ale já jsem viděl některé SRAM vzorů ....
Můžu ti pomoct Inka u můžete odpovědět na dotaz ...
1.Je paměť selftimed ....
2.Při psaní v 5 jen 4 změny nebo 3,2,1 také změny ...
3.Psaní 1 je problém, nebo 0, je také problém ...říci, 1, vytváří problém při 4 takže si 0 také vytváří problém při teplotě 4 ...
4.Prosím také říci, zda se obsah ostatních buněk změn bez ohledu na to, že předchozí data ...

 

[Realtek]

TKS se Nitu

1.Je paměť selftimed ....
==> Žádná
2.Při psaní v 5 jen 4 změny nebo 3,2,1 také změny ...
==> Ano, ale ne psát 1, pak 1,2,3,4, vše se '1 '

3.Psaní 1 je problém, nebo 0, je také problém ...říci, 1, vytváří problém při 4 takže si 0 také vytváří problém při teplotě 4 ...
==> Obě '1 'nebo '0'

4.Prosím také říci, zda se obsah ostatních buněk změn bez ohledu na to, že předchozí data ...
==> Mám test (wordline, bitline)
(6,1,) = 0, (7,1) = 0
(6,2,) = 0, (7,2) = 1
(6,3,) = 1, (7,3) = 0
(6,4,) = 1, (7,4) = 1
write (7,5) = 1
pak najít
(6,1,) = 0, (7,1) = 0
(6,2,) = 0, (7,2) = 0
(6,3,) = 1, (7,3) = 1
(6,4,) = 1, (7,4) = 1
(3,3)
ale když zpoždění # 100ms
mezi napsat (1,5), (2,5), (3,5), (4,5), (5,5), (6,5), (7,5)
(Napište pořadí je wordline , bit) ...
pak SRAM je OK
takže je to trochu jako každý bit bude ovlivněna stejným bit line data
ale to je předchozí bit nebo první bit nebo další bit (ve stejném řádku bit)
Nejsem si jist, jen mohu ujistit, (odhad), není ovlivněn data I write (1 nebo 0)?

 

[kwkam]

Dokážete vysvětlit, více na fyzické struktuře SRAM buňky.Je to 4T nebo 6t buňky.Pro 6t buněk, nikdy jsem vidět něco takového.Mimochodem, už jste vypočítat substrátu odpor a únik cestu skladování uzlu.

Pokud jste ověřili, že své slovo a sloupce dekódovat mít žádný problém.Máte lepší kontrolu SRAM buňky.

 

[Nitu]

Dobrý den.
Výše uvedené připomínky pouze navrhuje (jak jste uvedl dříve), že problémem by mohla být vzhledem k velmi velké kondenzátoru (VDD a GND ok kapacitách) a velmi vysokou odolnost, který je spojen s VDD a GND železnici.
Nevím, jak se směrovány svůj čip nebo paměti, ale zdá se, že během psaní kondenzátor VDD na SRAM modul dostat propuštěn a nyní potřebuje nějaký čas se dostat zpátky účtován.
V případě, že jí neumožňují získat změnil plně můžete očekávat nějaké SNM otázky, které je viditelné ve Vašem případě.

Takže bych navrhnout kontrola odolnosti VDD připojený k oka.
Také mám určité pochybnosti o vstup oka paměťového modulu.Tato vnitřní sítě nemusí být dobře uložené, můžeme očekávat velmi vysoké IR kapky ...

 

[dasong]

Budu desgn SRAM, kdo může říct mi nějaké základní knihu o tom

 

[SNOY]

dasong napsal:

Budu desgn SRAM, kdo může říct mi nějaké základní knihu o tom