Problem s vzestupu a pádu krát

[master_picengineer]

Zdravím všechny,
Mám problém při připojení dvou digitálních konstrukční části určené na tranzistorové úrovni.
Fiřt modul má Controle druhého modulu.Když použitý sám nárůst / pokles čas výstupních signálů z prvního modulu jsou perfektní však, kdy 2 komponenty jsou spojeny (výstup z modulu 1 až příkon modulu 2) doba náběhu se stal obrovský.Použil jsem nárazníky vyrobeny s 2 měniče, ale problém přetrvává.Prosím, pomozte mi vyřešit tento problém.

Díky předem.
Naposledy upravil master_picengineer na 28 únoru 2008 18:27, editovaný 1 krát v celkové

 

[emreozer]

Možná Druhý modul je vstup empendance je nízká.

použít výstup první modul do vyrovnávací paměti, a připojte výstup bufferu do druhého modul.

Zkuste to a napište výsledek

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsměv" border="0" />Hodně štěstí

 

[master_picengineer]

Díky mým přítelem pro vaše rychlé odpovědi,
Použil jsem buffer, jak jste mi řekl.Buffer je konstruován za použití 2 měniče.Problém stále tam.

 

[emreozer]

Třeba můžete použít emetor výstup jednoduchý zesilovač
(Zisk = 1).<img src="http://images.elektroda.net/86_1204219089.jpg" border="0" alt="Problem with rise and fall times" title="Problém s vzestupu a pádu krát"/>

 

[HDMI]

Možná byste nám může ukázat, jak druhá etapa je připojen k první fázi, kolik tranzistory od druhé etapy jsou spojeny s první fázi, atd., i to, co je tranzistor velikosti můžete použít pro buffer, je doba náběhu, nebo na podzim čas, který vám problém?Můžete se pokusit zvýšit n-tranzistor velikosti prvního měniče a zvýšení p-tranzistor velikosti druhého střídače. [/ B]

 

[Saravanan.G]

připojit buffer allone na o / p prvního modulu velikost vstupní straně buffer plnit vzestupu a pádu čas a pak se pokusit o integraci obou modulů s optimální velikostí.