projektu VLSI

[abhi84_lucky]

ahoj
Chci Verilog / VHDL založen projekt, který je pouze software založen.jehož výstup & vstup viz v computer.not požadované h / w.

thnaks

 

[muralicrl]

Ahoj,

Mohu navrhnout Vám provést DCT (diskrétní kosinová transformace), které nevyžaduje žádné I / O.

Pokud potřebujete více informací, kontaktujte mě.

S pozdravem,

N. Muralidhara

 

[badola]

Můžete také přejít na arbitra nebo stopky timer vzorů