prosím, průvodce mi o ladicí režim?

[Mirzaaur]

Vážení,

Mám návrh specifikace pro design mého modulu.Existují dva různé druhy plochy počítat (Xilinx na FPGA)
Debugg režim

Počet Plátky:
1) 1824
Počet Slice flip flop:
2) 1422
Vydání mod
Počet Plátky:
1) 1169
Počet Slice flip flop:
2) 786

Můj zmatek je, jaký je rozdíl mezi ladícím režimu a uvolnění režimu?
nebo co je ladicí režim?

jakéhokoliv náznaku, díky,

Mirza

 

[echo47]

Debug / release režimu?Které softwarové nástroje používáte?

 

[master_picengineer]

Ahoj,
Zatímco kompilace, použijete-li režim ladění překladač přidá do výsledného souboru další informace, které vám mohou pomoci při ladění.Při použití U verze možnost tam je nic.Že exeplain rozdíl v počtu plátky FF a plátky

Počet Plátky:
1) 1824
Počet Slice flip flop:
2) 1422
Vydání mod
Počet Plátky:
1) 1169
Počet Slice flip flop:
2) 786