Proto sigma delta ADC má dvě chyby zisku

X

xusoso

Guest
Můj sigma delta ADC má dvě chyby zisk, jeden pozitivní plném rozsahu, a další na negativní plném rozsahu. to zkazit linearity ADC. Proč zisk chyba je různá u postivie plném rozsahu a negativní plném rozsahu?
 
Možná, že příčinou je nesoulad mezi dva odlišné cesty.
 

Welcome to EDABoard.com

Sponsor

Back
Top