Pseudo Random Binární Hluk Generator

[steven_arnold_85]

Ahoj,

Ptal jsem se podobná otázka dříve si tohle kromě toho, že jsem chtěl implementovat binární pseudo náhodný generátor šumu pomocí fyzického hardwaru.Že funguje dobře.

Teď jsem zvědav, jak bych jít o implementaci jeden na EPLD.Ví někdo, kde bych mohl jít o hledání nějaký kód napsaný ve formě, která může být implented na čipu ALTERA?Doufal jsem, že psát v jazyce VHDL.Jsem obeznámen s tím, tak jsem doufal, že někdo by mi nějaký kód v této formě.

DěkujiAch, ty z vás, kteří ho neznají, pseudo náhodné liší opravdu náhodně, že pokud generátor restartování bude přesně stejný vzor čísel bude "vyplivl" ven.Skutečně náhodné generátory by vyrábět novou sadu čísel.

 

[Vishwa]

Nazdar

Chcete si vytvořit signálu s náhodným přenosu dat?nebo pseudo náhodný kód pro komunikaci rozprostřeným spektrem.?

dejte mi vědět jasně.Pokud chcete, aby první, mohu vám jednoduchý VHDL kód pro generování náhodných binárních signálůPozdravy,
Vishwa

 

[echo47]

Jeden z velmi snadné je použití LFSR.To je posuvný registr se zpětnou vazbou XNOR bránu a jedno-bitový výstup.Zde je 18-bitový LFSR v Verilog (pravděpodobně snadno přeložit do VHDL):
Kód:

Modul top (clk, noisebit);

vstup clk;

reg [17:0] lfsr = 0;

noisebit výstup;přiřadit noisebit = lfsr [0];Vždy @ (posedge CLK)

lfsr <= (lfsr, lfsr [17] ~ ^ lfsr [10]);

endmodule

 

[steven_arnold_85]

Ahoj,

Chci vytvořit signálu s náhodným přenosu dat.Chtěli byste být schopni ukázat mi VHDL kódu pro to, prosím?

Děkuji

 

[echo47]

Můj malý Verilog modul dělá.Spustím to přes převodník VHDL ...

Kód:

ENTITY nahoru IS

PORT (

clk: IN bit;

noisebit: OUT bit);

END top;ARCHITEKTURA si nejvyšší IS

SIGNAL lfsr: bit_vector (17 downto 0): = "000000000000000000";BEGIN

noisebit <= lfsr (0);PROCES

BEGIN

Wait Until (A clk'EVENT CLK = '1 ');

lfsr <= lfsr (16 downto 0) & (lfsr (17) XNOR lfsr (10));

End if;END přeloženy;