pulsní generace

[SRIDHARG]

já potřeba až k realizaci jednoho DC-DC konvertor .. za to, že musím sledu pulsů zapnout přepínač mosfet ... tak plz darovat mne kódu ve VHDL (frekvence 100 kHz, na které 40% OnTime ... 60 % z času u každého pulsu )..... a navrhnout, jak mohu získat impulsy pomocí Xilinx bloků .... plz odpoví mi co nejdříve ...

 

[hamed_sotoudi]

Nazdar
je to velmi jednoduché.vymezení subjektu a připojit hodin 1 MHz a nastavit signál na vysoké 4 hodiny období nízké a nastavte jej na dobu 6 hodin.

 

[m_kartik]

co je frekvence vašich vstup signálu hodiny?

 

[hamed_sotoudi]

knihovna IEEE;
IEEE.STD_LOGIC_1164.ALL použití;
IEEE.STD_LOGIC_ARITH.ALL použití;
IEEE.STD_LOGIC_UNSIGNED.ALL použití;

PWM je jednotka
port (clk: V std_logic;
Pulse: out std_logic
);
konec subjektu;

Architektura chování na PWM je
začít
hlavní: process (CLK)
proměnné počítadlo: std_logic_vector (3 downto 0): = (others => '0 ');
začít
Pokud clk = '1 'a pak clk'event
Pokud počet <X "4" a potom
puls <= '1 ';
Počet: = count '1 ';
jiné
puls <= '0 ';
Pokud count = X "9" a potom
Počet: = "0 X";
jiné
Počet: = count '1 ';
end if;
end if;
end if;
end process;
konec architektury;