puzzle o VHDL-AMS modely

[trashbox]

Ahoj mám v plánu se učit VHDL-AMS modelování a já nejsem jasné, o některých otázkách.Tady jdou:

1) Které simulátoru je zapotřebí?Mám licenci pro moderní MS v Mentor.Je to OK pro VHDL-AMS simulace?
2) Pokud vím, je VHDL-AMS slouží k úspoře času, když jsme se simulovat mixed-signal obvodů, jako sigma-delta modulátor v ADC a PLLs.Kolik to může ušetřit čas?Například, 2.-order, analogový signál-smyčka sigma-delta modulátor stráví mi jeden nebo dva týdny, když využívat pokročilé MS v Mentor.Mám-li použít VHDL-AMS modelu, kolik času budu trávit na to asi?
3) Jak posoudit, zda je moje VHDL-AMS je správné, nebo ne?Myslím, že výsledek je třeba odkaz.Je to tranzistor-úrovni simulace výsledek (využívat pokročilé nástroje MS) nebo Simulink výsledek?

Díky moc!

 

[flushrat]

Použil jsem Verilog-A, ale ne-VHDL, jsou stejné?
Použijete-li Verilog-A, mnoho simulátorů podpořit, včetně přízrak nanosim ultrasim Eldo a hsim.
Verilog-A je mezi chováním a tranzistorové úrovni.Můžete buď napsat chování funkce pro obvod nebo napsat model pro vaše prvku jako kondenzátor tranzistor odpor ..., a vybudovat si okruh s těmito modely.
To ušetří spoustu času simulace.Z vlastní zkušenosti vím, že je rychlejší než MATLAB Simulink.

 

[Bozzo]

Nazdar,
Pokud chcete získat informace o technických Advance-MS
můžete použít Mentor podporu odkaz:
http://www.mentor.com/supportnet/

Bozzo.

 

[Shpongle]

Můžete použít AdvanceMS pro simulaci VHDL-AMS

- VHDL-AMS je jazyk, přísné nadřazený VHDL.Takže všechno, co můžete udělat ve VHDL můžete v VHDL-AMS.Doplňkově, VHDL-AMS poskytuje "terminály" a rozlišení ODES, tj. manipulace s kontinuální-časové chování.
AdvanceMS Doplňkově nabízí možnost kombinace SPICE-like, Verilog, Verilog-AMS, VHDL a VHDL-AMS popisu.

- Napište váš model v textovém souboru MyTextFile.vhd
vytvoření knihovny valib MyLibrary
pak zkompilovat vacom MyTextFile.vhd
spusťte simulaci zahájením vašim

- Pokud jde o množství času ušetříte, není definitivní odpověď, jak to bude, závisí na tom, jak přesně jsou vaše modely.Zesilovač popsat jako VOUT = * vin bude rychlejší, než simulovat další včetně zabil-sazba, výstupní napětí, omezení hluku, ...

Další informace o VHDL-AMS v jedné ze dvou připojených souborů

Disertační práce včetně VHDL-AMS modely pro SD:
- Continuous-SD čas, ale můžete re-použití bloků (zesilovač, ...):
h ** p: / / edoc.bib.ucl.ac.be: 81/ETD-db/collection/available/BelnUcetd-08302005-161547/unrestricted/PhD_LaurentVancaillie_print.pdf

- Diskrétní čas-SD
soubor v attachement

Hope it helps

 

[zenisle]

Používáte-Verilog, mnoho simulátory podpořit, včetně přízrak nanosim ultrasim Eldo a hsim