M
mhytr
Guest
Ahoj, já jsem se snažila navrhnout časový rozvrh využití smyčky v demodulator.If i QAM dokončili algoritmus konstrukce smyčky, jak potom může ověřit i můj návrh na Matlab / Simulink? Jak mohu získat správné vstupní I / Q údajů a právo výstupních dat, které mohou být použity k ověření své Verilog implementace?
Díky!
Díky!