Question about Cadence Simulace rozložení pošty

I

isaacnewton

Guest
Hello Everyone,

Mám otázku ohledně rozložení po Cadence simulace.Viz přiložené obrázky.
Obr. 1 je schéma a Inverter symbol.
Obr. 2 je testbench.
Obr. 3 je schéma simulace průběhů.
Fiugre 4 je rozložení Inverter.
Obrázek 5 je po rozložení simulace průběhů.

Od postavy, můžete vidět schéma simulace je dokonalá.Ale jsou tu něco v nepořádku s simulace po rozložení.Vypadá to, že VDD a GND v rozložení dávky není připojen zdroj DC a pozemky v testbench.

V rozložení, byly použity symbolické kolíky.
GND, VDD: inputOutput
: Vstupní
Y: Výstup

Rozvržení prošel Konžské demokratické republiky a LVS.

Anybody know důvody?Má někdo stejný problém splnit?

Thank you in advance.
Omlouváme se, ale musíte přihlásit do zobrazení tuto přílohu

 
isaacnewton napsal:

Vypadá to, že VDD a GND v rozložení dávky není připojen zdroj DC a pozemky v testbench.
 
cetc1525 napsal:

Myslím, že bys měl přidat pin VDD & GND.
 
Johnson napsal:

Přístroj W / L poměr také musí být kontrolována!
 
Hughes napsal:

Souhlasím s vámi.
Tak, jak si přidat podněty pro post-layout simulace?
Našel jsem diva má nějaký problém s globálním netname (jména končí s vykřičníkem) v extrahované názor.
Můžete nastavit režim netlist jako hierarchie, pak "vytvořit konečné" najít to, co jména 'VDD!'
a 'GND!'
je přeložena do koření netlist.
Pak použijte, že jména přidat podněty k moci.
 
isaacnewton napsal:

Použil jsem testbench na obr. 2 pro schematické simulaci a post-layout simulace.
 
Hughes napsal:

Pak je to proto, Analog Umělec nemůže rozpoznat celosvětové sítě jména extrahovány buněčné názory.
Někteří z nich má vznesla tuto otázku v tomto fóru.
Mám takový problém narazit na příliš - někdy Analog Umělec zachází 'VDD!'
v extrahované zobrazit jako globální síť, někdy jako lokální síti jméno.
 
Hughes napsal:

Pak je to proto, Analog Umělec nemůže rozpoznat celosvětové sítě jména extrahovány buněčné názory.
Někteří z nich má vznesla tuto otázku v tomto fóru.
Mám takový problém narazit na příliš - někdy Analog Umělec zachází 'VDD!'
v extrahované zobrazit jako globální síť, někdy jako lokální síti jméno.
Moje řešení je:

(1) Přidat další dvojici kolíků - VDD a GND na rozložení a symbol.
To byl popsán výše.

(2) Používání textových stimulů.
Vezměte hspiceS například.
Vytvořit podněty soubor (ASCII) s následujícími řádky:Kód:

VDD VDD!
0 2,5

VSS GND!
0 0,0

va 0 pulsu 0.0 2.5 0.0 500p 500p 10n 20N

 
isaacnewton napsal:

Pokud budu chtít, aby zatížení kondenzátoru (200fF) na výstupu, mohu přidat další řádek podněty textového souboru?
Mít rádKód:

CL Y 0 200F
 
Hughes napsal:

Všimněte si, že by měla výslovně re-netlist po změně vašeho podnětu souboru.
V opačném případě bude analogové Umělec nevidí změny v souboru a stimulační použít původní netlist simulovat.
 
Myslím si měl vybrat 'Předstírat / netlist / Vytvořit Raw' a 'Předstírat / netlist / Vytvořit Závěrečná' to re-netlist design.Bývalá krok (Create Raw) lze obejít - ale nejsem si jist - můžete si zkusit.

 
Hughes napsal:

Myslím si měl vybrat 'Předstírat / netlist / Vytvořit Raw' a 'Předstírat / netlist / Vytvořit Závěrečná' to re-netlist design.
Bývalá krok (Create Raw) lze obejít - ale nejsem si jist - můžete si zkusit.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top