Question about syntézy pro FPGA a ASIC ....

[dexter_ex_2ks]

Dobrý den, mám několik otázek:
1.Je nějaký rozdíl mezi ASIC a FPGA syntézu?(Vím, že rozdíly mezi těmito dvěma IC-s, ale být více konkrétní, od brány až na úrovni RTL, bude překladač syntézu dvěma různými způsoby dending na zdroje z IC v případě FPGA?)
2.I've downloaded iverilog a VVP a gtkwave, moje otázka je, když mi to syntéza (s-S), dostanu se bez-list, můžete spojivky jsem četl tento čistý-list snadněji, existuje aplikace (I potřebují vidět schematický po syntéze), pro studijní účely.
Vím, že je proces od Xilinx, ale, ale já jsem málo zdrojů, a že program potřebuje ≈ 5 gb hdd prostoru.(více otázek přijít ....)

Thanks in advance 2 vše!
HAVE A NICE DAY!

Dexter

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsměv" border="0" />

 

[ljxpjpjljx]

FPGA je syntéza pro cílové brány: LUT .......

 

[jbeniston]

dexter_ex_2ks napsal:

Dobrý den, mám několik otázek:

1.
Je nějaký rozdíl mezi ASIC a FPGA syntézu?
(Vím, že rozdíly mezi těmito dvěma IC-s, ale být více konkrétní, od brány až na úrovni RTL, bude překladač syntézu dvěma různými způsoby dending na zdroje z IC v případě FPGA?)

 

[santhosh007]

si můžete prohlédnout schéma ve Debussy ..po naložení netlist a odpovídající knihovny ....