Question about Xlinx Načasování Constrain

E

EDA_hg81

Guest
Několik modulů v mém kódu, jako je modul 1, 2 a modul module3.

Pouze modul 1 a modul 2 mají fyzické připojení.

Ale proč Xlinx Načasování Omezit analyzátor zobrazuje všechny časové chyby, i pro spojení mezi Module1 a modul 3?

Neměly by být připojen.

Proč?

Všechny vaše návrhy jsou ocenit.

 
probebly můžete používat společný hodinový signál pro všechny z nich.

 
EDALIST odpověď zní pravdu, ale pokud chcete pochopit, načasování omezení a chyb, právě jsem něco pro vás ...

Zde je odkaz na dokument popisující statické SUPER časování v prostředcích, Xilinx, jak nastavit omezení, a to, co dělají.Pokrývá také chybové zprávy a načasování zpráv, takže můžete optimalizovat svou logiku.
ftp://ftp.xilinx.com/pub/documentation/misc/timingcsts6i.pdf

 
Pokud ne hodiny potom aspoň tam bude jeden společný signál připojen na obou bloků .... a nástroje STA ukáže, že cesta ...můžete vidět, že v cestě unconstraint zpráva ...

 
Můžete dvojitým kliknutím na menu "přiřadit balíček špendlíky" a můžete vybrat typ logiky.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top