rekonfigurovatelných kódy

[Deepa]

Jedná se o jednoduchou multiplexer kód 8 * 1 MUX, pomocí 4 * 1 muxes.how Mohu to změnit pro dosažení dynamické přizpůsobivost .. prosím, pomozte mi v tomto tématuModul mux8_to_1 (I0, I1, I2, I3, I4, I5, I6, I7, S0, s1, s2, o);
vstup I0, I1, I2, I3, I4, I5, I6, I7, S0, s1, s2;
výstup o;
reg o;
reg mux_out1, mux_out2;
MUX4_to_1 m1 (I0, I1, I2, I3, S0, s1, mux_out1);
MUX4_to_1 m2 (I4, I5, I6, I7, S0, s1, mux_out2);
mux2_to_1 m3 (mux_out1, mux_out2, s2, o);
/ / # # # Prosím, začněte Verilog kód zde # # #
endmodule

Modul MUX4_to_1 (I0, I1, I2, I3, S0, s1, o);/ / # # # Prosím, začněte Verilog kód zde # # #
vstup I0, I1, I2, I3;
výstup o;
vstupní S0, S1;
drát d0, d1, d2, d3;
drát o;

přiřadit d0 = ~ & ~ s0 s1 &i0;
přiřadit d1 = ~ s0 s1 & &i1;
přiřadit d2 = s0 & ~ s1 &i2;
přiřadit D3 = s0 s1 & &i3;
přiřadit O = d0 | D1 | D2 | D3;
endmoduleModul mux2_to_1 (I0, I1, s, o);
vstup I0, I1, s;
výstup o;
drát o;
přidělit o = (I0 & ~ s) | (I1 & S);

/ / # # # Prosím, začněte Verilog kód zde # # #
endmodule

 

[jarodz]

Pro váš odkaz.

Kód:

Modul MUX

(

IN,

SEL,

OUT

);parametr SEL_BITS = 4;vstup [(1 <<SEL_BITS) -1:0] V;

vstup [SEL_BITS-1: 0] SEL;

Výstup OUT;integer II;reg OUT;

Vždy @ (IN nebo SEL)

začít

pro (ii = 0; ii <1 <<SEL_BITS, ii = ii 1)

začít

if (SEL == ii)

OUT = v [ii];

konec

konecendmodule