Rozdíl btw Zpět na konec a přední konec v VLSI

[shivapugal]

Ahoj všem, Im VLSI student jsem hledal v síti, ale nemohl jsem se dostat přesný rozdíl mezi Zpět konce a čelní metodiky VLSI a ASIC design toku. Cítím, že to bylo hodně liší od zadní PCB layout a design přední části. může někdo mi to jasné. 1) proč po tom zadní musíme programování ve VHDL. Budeme kód pgm v čipu. 2) navrhujeme pouze jádro v zadní pak, jak budeme připojit k jádru čipu balíček? pls mi to jasné. Díky předem Shiva.

 

[arjun1110]

Ahoj Shiva, s ohledem na digitální Design tok jde tímto způsobem. RTL kódování (Verilog nebo VHDL) Souhrnná Floorplanning / PowerPlanning umístění hod. směrování Směrování fyzickou kontrolu (LVS / DRC) RTL Kódování + Syntéza ------> Front End Syntéza + Floorplanning na fyzické ověření -------- backend Syntéza může být součástí přední nebo Backend, které mohou být prováděny buď frontend inženýr nebo inženýr Backend. RTL kódování inženýr nazývá frontend inženýr Reminaing kroky, které provádějí tzv. fyzikální Design Engineer nebo Backend Engineer. Doufá, že to pomůže Pro více informací o toku ASIC můžete vyhledávat na tomto fóru získáte spoustu materiálu. S pozdravem

 

[shivapugal]

Ahoj Arjun, Děkujeme, že u za vaši rychlou reakci. další dvě otázky se zadní navrženy podle RTL kódování? po kódování budeme pojistka kód do čipu, nebo jen zadní část je navržena v souladu s RTL kódování stejné jako schematické a PCB navrhování? Díky Shiva.

 

[arjun1110]

Ahoj Shiva, Poté, co jste udělal s RTL kódování, ať můžete jít s FPGA nebo Semi-vlastní (ten, který vysvětlil dříve) v závislosti na vašem požadavku. Chcete-li odpovědět na vaši otázku. >> Budou zpět navržen koncem podle RTL kódování? Není tam žádná taková jako backend navrženy podle RTL kódování. Navrhuji, abyste si přečetli nějaké dobré knihy o digitální ASIC Design, který Vás skutečného provedení průtoku a také objasnit spoustu vaše pochybnosti. Hodně štěstí S pozdravem,

 

[pradeepkumar481]

Dobrý den, pokud shivapugal ASIC tok se týká u můžete vidět tento odkaz a zkuste to lepší vyhledávání v Google ~ http://users.encs.concordia.ca/ ...m, že tyto informace užitečné zavázán Pradeep

 

[salma ali bakr]

[Quote = shivapugal] Zdravím všechny, Im VLSI student jsem hledal v síti, ale nemohl jsem se dostat přesný rozdíl mezi Zpět konce a čelní metodiky VLSI a ASIC design toku. Cítím, že to bylo hodně liší od zadní PCB layout a design přední části. může někdo mi to jasné. 1) proč po tom zadní musíme programování ve VHDL. Budeme kód pgm v čipu. 2) navrhujeme pouze jádro v zadní pak, jak budeme připojit k jádru čipu balíček? pls mi to jasné. . Díky předem Shiva [/quote] není programování v jazyce VHDL po backend VHDL kódu je jen popis pro navrhování, které budou uváděny na čipu Front End začíná v designu RTL (VHDL nebo Verilog) , a obsahuje funkční verifikace (simulace, formální verifikace, atd.), a v některých případech Logické syntézu, která může být také součástí toku Konec zpět!