Rozdíl mezi hodinami dělená DCM a proti

S

sameem_shabbir

Guest
Ahoj všem Je nějaký rozdíl mezi hodinami generován (dělí infact) přes DCM a dělí přes pult např. reg [01:00] počítadlo, přidělí clk_div
 
Myslím si, že se s odkazem na Xilinx FPGA. Pokud se "proti" je obyčejný synchronní čítač, pak ano, můžete použít jeden ze svých kousků do hodiny jiné logiky. Nicméně, měli byste načíst nový hodinový signál s BUFG tak to směruje přes nízkou síť zkosení hodin distribuční místo pomocí obecných cest směrování. Nízká překroutit hodiny síť je obvykle nezbytné pro další taktování spolehlivě synchronní logiku. Tento přístup poskytuje nižší vibrace než DCM, ale neposkytuje fáze vyrovnání / nastavení funkce, jako je DCM.
 
[Quote = echo47] Tento přístup poskytuje nižší vibrace než DCM. [/Quote] Z vašeho říká, může se domnívám, DCM dává větší chvění? ... Také se používá k výrobě 2MHz, 200kHz, 50kHz, 20kHz ze zdroje Clk z 80KHz. až do dnešního dne jsem nikdy použita DCM pro tento účel, i když jsem se nikdy nestaral, jak se synchronní výstup, jen jsem si preferovány dělič Clk v mém kódu .... Děje se něco v tomto přístupu?. Je tam něco užitečné, že DCM by mohlo poskytnout v tomto ohledu? .. Plz naznačují,
 
Kdykoliv je to možné, já používám čítače místo DCMS vytvářet nové taktovací frekvence, protože čítače jsou hojné, a přidávají téměř nulovou chvění. DCM poskytuje příjemné vlastnosti, jako je fázová korekce, nastavení fáze, frekvenční zdvojení, a poměr frekvence syntézy, ale jeho DLL mechanismus způsobuje významné období chvění, někdy i několik set picoseconds, a to bolí, když taktování na několik stovek MHz. Podrobnosti hledejte "jitter" na DCM části spínací vlastnosti vašeho listu FPGA dat. Pro některé FPGA, Xilinx nabízí jitter kalkulačky nástroj, který předpovídá kolísání množství. Virtex-5 má PLLs, které můžete použít k pomoci odstranit chvění.
 
Díky vám Echo47. Věřím, že jsem na správné cestě a mohl byste mi to jasné? ... Pokud bych měl generovat 2kHz, 20 kHz, 2 MHz (pouze např. CLK) od systémových hodin na 80 MHz, které se říká metoda (DCM nebo proti ) zajišťuje synchronní Clk produkci (jitter nevadí) pro všechny Clk přepážkami? ... (Doufám, že u pochopit, co tím myslím)
 
Aby načasování čistý a jednoduchý a synchronní všude, mohl byste všechno hodiny na 80 MHz, a potom vytvořit několik jednoduchých čítače, které generují stroboskopy pulsy na 2 kHz, 20 kHz a 2 MHz, a pak používat ty stroboskopy pulsy jako hodiny umožňuje pro pomaloběžné části projektu. Tak jsem se postavit většinu svých projektů. Nicméně to spotřebuje něco větší výkon, a trochu více směrování zdroje.
 
Pokud budeme používat oba zdroje hodiny (před propasti) a pocházející hodiny (po dělení) na našem návrhu, pokud je tam nějaké datové cesty mezi těmito dvěma hodinovými doménami posunuté mezi zdrojovým hodinami a hodinami určení musíme vzít v úvahu, pokud používáme čítač hodin ale pokud budeme používat DCM de-zkosení schopnost DCM automaticky nastavit zkosení bez vstupu na atribut našeho návrhu
 
Pamatujte si, že Xilinx DCM je nelze generovat nízké frekvence, jako je 2 kHz a 20 kHz.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top