Ruční place and route

[sandeep_sggs]

Vážení, může mi někdo říct, jaký je význam Manual "place and route" v nástroji Xilinx (já používám xilinx9.1), a jak na to v detailu! Je manuální proces opravdu užitečné s ohledem na dobré místo a trasa algoritmy vložených do nástrojů s prodejcem `. Možná se mýlím, tak prosím, opravit mě, jestli to tak je! Každý dobrý dokument pro toto téma je vítána. PLZ aby bylo co nejdříve ..

 

[pini_1]

Někdy, když svůj návrh dosahuje vysoké využití, může mít problémy s nástrojem na místo a cestou procesu. Takže nějakou nápovědou od návrháře vyžaduje. Přinejmenším dva přístupy existují. Jednou z možností je udělat ručně celý problematický kód. Pokud je kód příliš velké, může tento přístup být časově náročné na ladění a údržbu. Jiný přístup by mohl být jen trochu pomoci nástroje. Zde je příklad z bývalého dolu návrhu pomocí XILINX s 96% využití. 1. Ručně vyhledat FF zařízení hlavního sekvenceru ve středu. 2. Síla všech pomalý logiku jako logiku LED se na boku (daleko od centra). 3. Vyzkoušejte několik semen a vidět různé výsledky. VHDL / Verilog / XILINX backend příklady na http://bknpk.no-ip.biz/

 

[farhantariq]

No drahý scéna je jen, že prodávající daň je generální tool.ya to je to, co profesionální, ale Designer Interakce Ať je to přesnější a účinnější.

 

[sanjay11]

vždy pomůže, když alespoň design bloky umístěny ručně (v blízkosti jejich Io). To snižuje zátěž na nástroj ve velké míře a dosáhnout lepšího času. Ne každý signál a modul je nutno ručně manipulovat. Na nejvyšší úrovni ručního umísťování bloků (řízené place and route) mají za následek méně běhu také.

 

[victoria_jitesh]

Někteří dělat a co nedělat, KTERÉ SE zvážit při place and route obrátí být téměř zdarma v FPGA v FPGA, je oblast spotřebované design obvykle stanovena podle množství kombinačních obvodů, nikoliv počet IP-ops. Cílem pro použití 80-90% buněk na čipu. Pokud používáte více než 90% buněk na čipu, pak místo a na trati program nemusí být schopen směrovat vodiče pro připojení buňky. Používáte-li méně než 80% buněk, pak pravděpodobně: tam jsou optimalizace, které zvýší výkon a ještě dovolit design, aby se vešly na čipu, nebo jste strávil příliš mnoho lidského úsilí na optimalizaci pro malé plochy, nebo jak je to možné pokusit se zajistit, aby všechny IP a OP používají stejné hodiny, pak se hodiny hodiny neukládá žádné omezení, kde místo-a-cesta nástroj dá IP-ops a brány. Pokud se liší IP ops používá různé hodiny, pak IP-OPS, které jsou blízko u sebe, pravděpodobně muset použít stejný čas. Používejte pouze jednu hranu hodinového signálu