SAR ADC DESIGN FLOW

[KKramer2000]

HAI ALL, může někdo říct o SAR ADC DESIGN FLOW.Viděl jsem PŘÍKLAD logiky řídicí jednotky v SAR ve Tanner, ale okruh je příliš složité vybudovat pomocí schématu (úplné vlastní).I cant najít jiné CKT v ttech papíru, protože lidé nemají Zobrazit kompletní CKT.Je to pravda, když se domnívám, že logická jednotka byla syntetizovat z nástrojových konce FRONT jako Synopsys atd. ...

 

[renwl]

pokud přesně víte, metodu, můžete navrhnout jej snadno pomocí full-vlastní metody.

 

[KKramer2000]

kde začít?

 

[rfsystem]

1.Abstraktní model v prostředí Matlab, kde vložíte nedokonalosti a odhadovaný výkon.

2.Verilog nebo VHDL model digitálního

3.VHDL-AMS nebo Verilog-model pro analogové

4.Syntéza dostat gatelevel Verilog nebo VHDL

5.Schematický návrh analogových

6.Smíšené ověření

7.Analog layout

8.Místo & Roue na digitálníTo je velmi obecný tok se používá hlavně pro složitější smíšených obvodů.V minulosti jsem viděl SAR design pouze na schéma tranzistorové úrovni.Já bych raději přeskočte 4 a 8, protože na nástroj nákladů a dovednosti pro ně jsou na mnohem jiné úrovni.

 

[KKramer2000]

CK ...To je velmi užitečná, ale já zjišťuji, že se design SAR logická jednotka není stright dopředu ...Například v Tanner pohled nemožné dosáhnout s plnou vlastní flow.do u vŘdŘt jakýkoliv způsob, design pomocí plného vlastní flow pouze pro unit.Most knihy dont logiky patří CKT .. které puzzle mě ... pls rada ...

 

[laglead]

Měli byste Fiřt odkazovat na nějaké knihy ADC.