simulaci a syntézu

Mají různé předměty.Tato simulace může ověřit časování obvodu.Syntéza může výstup na netlist.

 
SW od návrhářů 'názor, simulace procesu, je něco jako ladění procesu, zatímco Syntéza procesu je něco jako kompilace-Link-make procesu.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsměv" border="0" />

co víc, souhrnné procesu je klíčovým bodem EDA technologii, která umožňuje automatické postup možný,
ale i zajímavé ...

 
Simulace je ověření funkčnosti návrhu a syntézy je implementace designu do skutečného hardware.

 
Simulace přijde po syntéze.Design musí syntetizovat první před simulace.

 
Ahoj
Rozdíl mezi simulací a syntéza je jednoduchý
Simulace se ale nic, co nikdo neočekával logické funkce kontroly v Hardware světa,
bez zvažování skutečné časování otázky
tj. čisté zpoždění a průtahy ckt

kde jako syntéza je vlastně cílení vašich funkčně poměrně logicky ověřen návrh na cílené proplerly technologie, jako jsou 90nm technologií
atd.Po syntéze můžete zkontrolovat, že cokoliv funtionality jste očekával se dosahuje repect na všechny reality deviced místo

potřebují více vysvětlení můžete mě kontaktovat

 
SYNTÉZA souvisí s ur Cílová devive architektury.
SIMULACE právě ověření ur logické konstrukce

Díky
USMAN HAI

 
neprodleně napsal:

Simulace přijde po syntéze.
Design musí syntetizovat první před simulace.
 
V několika málo slovy:
Simulace je ověřit, že návrh bude fungovat jako my určena
syntéza je převést návrh na další úroveň abstrakce.
pro examle z RTL úrovni k bráně úrovni

 
Simulace je ověřit, zda váš návrh.Tak to je první krok poté, co váš návrh a kódování je hotovo.Je naprosto software aktivity, kde si ověřit svůj návrh s využitím simulátorů rád Modelsim.Tento krok je také označována jako funkční simulace.
Jakmile budete mít ověřené Vašeho návrhu, je třeba se zaměřit na hardware vašeho návrhu.Takže budete muset převést do brány RTL úroveň designu.Syntéza je rozdělena do tří kroků: Překlad, Optimalizace a technologií Mapování.
Překlad: RTL na bránu-netlists úrovni.
Optimalizace: technologie-nezávislé logické-úroveň optimalizace pro snížení hardware pro požadované funkčnosti.
Mapování technologie: technologie-nezávislé netlists jsou přeměněna technologie-dependentní kolegové.
Souhrnná nářadí do všech těchto kroků.Designér musí specifikovat optimalizace omezení, která je syntézou nástroj se snaží vyhovět.
Po syntéze existuje ještě jedna simulace nazývané Načasování simulace.
Se může zdát těžko poprvé ale budete rozumět to, jak budete studovat více o tom.Ty nemusí být obeznámeni s některými pojmy,
neváhejte se zeptat žádné pochybnosti.
Pozdravy,
Jitendra.

 
syntéza je převést RTL kód k bráně úrovni.
simulace je ověření RTL či na úrovni brány funkce.

 
ahoj lidi

Rozdíl mezi simulationa a synthesys je, že v simulaci jsme r schopen ověřit očekávané produkce v daném čase, pro které jsme napsat RTL kód, zatímco synthesys prostředky na realizaci RTL kód ve fyzickém obvodu vyrobeny ze standardní knihovny availble.

Ashish

 
Salam ALLneprodleně napsal,Citace:Simulace přijde po syntéze.
Design musí syntetizovat první před simulace.
 
Nemyslel jsem to klamat zde.

A hodně literatury odkazuje na funkční simulaci bez slučující kódu.Nicméně, to může být dobrý způsob, jak zkušenost návrháře, který má podobné simulovanými modulů v předchozích vzorů.Nemusí to být necessarliy moudré tráví čas na funkční simulaci před syntézou, protože konec konců, pokud původní syntetizovaný obvod je chudé na plochu nebo rychlosti, potom několik částí kódu bude přepsána i když design je funkčně správné.Proto počátkem roku post-syntéza je vhodné zjistit, jaké jsou očekávané výsledky.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top