sinusové

[vinodkumar]

Ahoj, můžeme zobrazit sinusové v ModelSim, viděl jsem průběh v tomto board.but, jak je možné, volby by měly být WHT bychom specifikovat.

 

[lordsathish]

ya ...to je možné ... při zobrazení tvaru vlny klepnete pravým tlačítkem na jméno signálu změnit jeho formát, aby analogové ...

 

[vinodkumar]

Ahoj, jsem pozoroval, tato možnost změnit na analogový signál, ale moje pochybnost je, jak se dostat sinusoidy ve VHDL nebo Verilog, ze tam jen dovedu simulovat, a pohled, každý, jak thanq pro ur pomoci plz reagovat.

 

[echo47]

Oba Verilog a VHDL poskytnout matematické funkce, jako je sin (), cos (), sqrt (), atd.
Jsou velmi užitečné při simulaci, ale nezapomeňte, syntéza nástroje obvykle nepodporují.

 

[vinodkumar]

Ahoj echo47, thanq na odpověď, ale chci sinusový syntetizovatelné, mohu použít digitální frekvence syntezátor DCM, becoz chci realizovat PSK.

 

[echo47]

Máte na mysli DCM v Xilinx FPGA?To má syntezátor pro generování obdélníkového hodiny na různých kmitočtech, ale nebude to velmi užitečné pro výrobu sinewaves.

DDS (Direct Digital Synthesizer) je jeden snadný způsob, jak velmi dobré numerické sinewaves.Zkontrolujte si dokumentaci k softwaru, může být již máte knihovnu DDS složky nebo jádro.Například, Xilinx ISE 9.1i Core Generátor obsahuje "DDS překladače 2,0" a "Direct Digital Synthesizer 5,0".
Naposledy upravil echo47 dne 10 října 2007 16:42; edited 1 krát v celkové

 

[lordsathish]

Můžete použít podívat do tabulek pro tento ... Myslím, že frekvence syntéza by mohla být určitým zpožděním ....

 

[vinodkumar]

Ahoj, viděl jsem to, ale jsem nechápal, becoz sine byl dán již kousků, než jak zobrazit jako sine

 

[rberek]

V okně křivky ModelSim, vyberte signál v otázce, klikněte pravým tlačítkem myši a zvolte Formát ..-> Analog ...a pak nakonfigurovat tak, aby zobrazení jak byste chtěli vidět ..