SOC Encounter-Rozteč porušování

K

ksrinivasan

Guest
Ahoj přátelé

I am using soc setkávají 8,1 pro digitální design ASIC.Když jsem dokončit mé Nano trasy, mám asi 400 rozteč porušování lidských práv.Iam spojená obrázek pro ur refernce.Může mi někdo říct, jak bych měla správně porušování.I dont potřeba až k jasné porušení, ale k nápravě porušování

Díky předem
Omlouváme se, ale musíte přihlásit a prohlížet tuto přílohu

 
Klikněte na liště pod "Všechny barvy" na pravé přepnout do fyzického pohledu.Nyní zkontrolujte následující vidět dovnitř makro
Buňka ucpání
Stupně Pin

Také se ujistěte směrování Blkg je kontrolována.Nyní můžete být schopni vidět, proč rozestup porušování jdou nahoru.

Nejste si jisti, co je příčinou tohoto, aniž více info ...Můžete se pokusit udělat verifyGeometry před použitím nanoroute být jisti jeho nanoroute příčinou těchto (a tyto nejsou některé preroutes)

 
Mohu se zeptat, jakou technologii používáte?Mám stejné problémy s NANGATE 45nm.Jsou před nano trasy, po preroute P & G kolejnice.Zdá se, že tam jsou některé piny v knihovně příliš blízko k moci po železnici preroute.
Pro mě se zdá, že je knihovna problém, nikoliv nástrojem je problém.
Opravte mě, jestli se mýlím.

 
Ahoj

Snažil jsem se pomocí ověření geometrie.Ukazuje 56 porušení
Pokud jde o vzdálenost porušování, jsem se snažil změnit orientaci podložky.Fungovalo to.
Mohl bych omezit porušování 400 do 200.
Ale stále strugling s 200 porušení.
Tyto r konkrétně se vstupními a výstupními PD a dva polštářky InOut
Mám připojené dva screenshoty, které jsou zapojeny do vzdálenosti porušování

Díky předem
Sirnivasan
Omlouváme se, ale musíte přihlásit a prohlížet tuto přílohu

 
V tomto případě, pin jste směrování, je vnitřní pad makro.Vypadá to, že tento pin je obklopen blokády.

Opět platí, že zase na "stupně Pin" a "Cell blokády" a začít zapnutí / vypnutí jednotlivých kovová vrstva se dostat pickture, co směrování / blokády vypadá uvnitř makro.

Jen myšlenka ....Říkal jste, že je to pad IO buňky.Co pin je to?Kde je druhý konec připojen?Vypadá to, že jeho jméno je "podložka", což mě, že tohle je pad pin, který se spojen s vnější čipu.Pokud ano, neměly by být žádné směrování na toto téma.Zkontrolujte, zda vaše Verilog, aby zjistil, jestli to dostane připojen interně, nebo pokud to dostane připojen k top seznamu přístavů úrovni.

 
Ahoj

Prošel jsem to podrobně
Mám pocit, že je nějaký problém s roztečí drátů
Poslal jsem screenshot z porušení prohlížeče
Mohou u check out a pomozte mi
Omlouváme se, ale musíte přihlásit a prohlížet tuto přílohu

 

Welcome to EDABoard.com

Sponsor

Back
Top