Součet v Verilog HDL --- naléhavé

[param]

nazdar,
Musím najít souhrn sekvence dat ...
Například jsem se
Vždy @ (posedge CLK)
začít
if (cntrl == 1'b0)
začít
reg1 = 16'b0000000000000000;
reg2 = 16'b0000000000000000;
produkt = 16'b0000000000000000;
konec

jiné
výrobku <= reg1 * reg2;
konec
nechte výrobek = 11
22
33
.
.
.

teď já, jak najít souhrn produktu!
jako sum <= 11 22 33 ...

V očekávání ur help
pozdravy

 

[gliss]

Uložit výsledek výrobku v registrech (paměti), poté se přidá na různých hodinovém cyklu.

 

[sree205]

ahoj, viz odpověď v ASIC design metodik.svůj problém pomocí výbavy pro danou realizaci.na ne.bitů vstupu, který umožňuje vstup, najít maximálně kousky z produkce, která povede-li přidány a zkuste RTL provádění tohoto.