Srovnání Statický CMOS s Dynamic Logic?

[reinaana]

Ahoj všichni,

Jak porovnat statické CMOS s dynamickou logikou z rychlosti a síly názor?

 

[Anjali]

Co to znamená dynamické logiky?

 

[reinaana]

Anjali napsal:

Co to znamená dynamické logiky?

 

[arunragavan]

CMOS dynamická logika - více či méně podobné pseudo NMOS / generic logiku.pouze dynamické ztrátový výkon jako pdyn = CL * Vdd ^ 2.

i statické a dynamické CMOS CMOS logiky mají své výhody i nevýhody ..Jestli půjdete pro dynamické logiky ..kaskádové není možné, protože v hodnotící fázi přechodu 0-1 doesnt objevit jako PDN by se zdravotním postižením.stejně jako u třeba přidat invertor do dynamického kaskádovitě CMOS získat domino logiku ..to je to, jak je to .. statická CMOS je také ok ..má své nevýhody .. ale statické COS logiky vyžaduje více tranzistorů pro provádění logiku ..Něco jako N 2 ..ale v dynamické logiky je snaha snížit počet tranzistorů potřebné k provedení logiku ..Něco jako N 1.

Opravte mě, jestli se mýlím ..

s ohledem,
Arun

 

[vlsi_whiz]

Doplňující CMOS obvodu spadá do dvou kategorií:1.
Static2.
Dynamic1.Static CMOS

CMOS design, at every point in time, each gate output is connected to either Vdd or Vss via a low-resistance
path.

V Statický
návrh CMOS, v každém časovém okamžiku je každá brána výstup připojen k Vss nebo Vdd buď přes nízký odpor-cesta.Také výstupy brány převzít vždy hodnotu booleovské funkce prováděné obvodu.
and the pull-down network (PDN)
.

Statický CMOS gate je kombinací dvou sítí - pull-up netowrk (PUN)
a pull-down síť (PDN)..

Funkcí PDN je zajistit spojení mezi výstupem a Vdd kdykoliv výstup logické hradlo má být 1..

Podobně PDN připojí výstup na Vss kdykoliv výstup má být 0.PUN a PDN sítě jsou konstruovány v vzájemně vylučují takovým způsobem, že jeden a pouze jeden ze sítí vede v ustáleném stavu.
swing , no static power dissipation
.

Statický CMOS brány jsou železnice-na-rail
houpačka, žádné statické ztrátový výkon.Rychlost statické CMOS obvod tranzistoru závisí na velikosti a různé parasitics, které jsou zapojeny s ním.

fan-in gate 2N
number of transistors are required, ie, more area required to implement logic.

Problém s tímto typem plnění je, že pro fanouška N-v
bráně 2N
počet tranzistorů jsou požadovány, tj. plochu, která jsou nutná k zavedení logiku.To má vliv na kapacitní a tedy rychlost brány.2.
Dynamic CMOSDynamic CMOS obvodů spoléhat na dočasné uskladnění signálu hodnot na vysoce-kapacitní impedance uzlů obvodu.

and conditional evaluation
phases with the addition of a clock input.

Tyto obvody mají rovněž žádné statické ztrátový výkon a používá sled Precharge
a podmíněné hodnocení
fáze s přidáním hodin vstupu.

Hlavní výhody dynamické logiky CMOS je zvýšení rychlosti a snížení realizace oblasti.Omezenými prostředky jsou využívány k provádění dané logiky, to snižuje celkový kapacitní zátěž, a tím zvyšuje rychlost.

 

[archillios]

Myslím, že v moderní digitální technologie, full-statická CMOS dominuje, zejména s ohledem spotřebu energie.
dynamická CMOS je skvělá v rychlosti před 0.35um éry, ale teď, statické jedna je dostatečně rychlý, protože velký počet tranzistorů v zemře, spotřeba energie se stala překážkou, tak dynamické CMOS není populární ještě.

 

[bg21359]

Pro dynamické logiky je také nutné zvážit úniku, hluk a CLK překroutit související problémy, které se stanou opravdu těžké problémy v současné hluboké submikronového technologie.
Obvodů robustnost je vždycky důležitější než rychlost, zejména v níže 90nm technologií.

 

[gliss]

O Statické vs Dynamické oblasti.To není vždy pravda, že je menší dynamický.To záleží na logice fuction a provádění.Například, Dynamic Inverter, 1 a 2 PMOS NMOS je větší než Static Inverter, 1 a 1 PMOS NMOS.
Také je pravda, že statická implementace je více populární.