Stahování problém v Actel FPGA

[vinod_g]

Ahoj,
Já jsem viděl zvláštní problém, když jsem dumping kód do Actel FPGA.Někdy je kód nepracuje správně.Ale když jsem se přeložit a skládky do FPGA bez jakýchkoliv změn v kódu, může to fungovat.Proč se tento problém vyskytuje?Pokud nastane, jaká opatření musíme vzít v úvahu.Můj návrh je s přibližně 93% FPGA.

 

[muni123]

Limit design obsazenosti 75% zařízení, takže si můžete najít řešení vašeho problému.
Jinak si vybrat jiné zařízení.

 

[mmarco76]

Zdá se jasné, problémy s časováním, na některé části.
Ujistěte se, že vzhledem ke všem omezením, které potřebujete.

Z toho, co říkáš to vypadá, že někdy za to, jak design je vhodný vaše načasování jsou v pořádku a tak to funguje, jinak jindy se jim nepodaří.

Muni poradenství stále hezké, protože s 93% zařízení, které jste si být jisti, že budete muset měnit příliš design v budoucnosti (ale jak víte, budoucnost je vždy otazník ..)