synchronní frekvenci dělič design.

[nathanee]

Zdravím všechny,

Prosím, pomůže navrhnout referenční obvod nebo papír synchronní děliče frekvence design, což je 8-bit.

Design by měl být schmatic vstup místo HDL.

Díky předem.

BRS,
-Nathan

 

[eda_wiz]

co fequency U chtějí dosáhnout?

 

[nathanee]

Frekvence se používá v PLL, tak kmitočtový rozsah je od 100MHz do 500MHz.

BR,
-Nathan

 

[eda_wiz]

Mám na mysli se zeptat ...říkají vaše vstupní frekvence je pak X. Jaká je frekvence interms výstup X potřebné pro freuency dělič.

 

[Syncom]

které Příručky mohu odkázat?

 

[eda_wiz]

Syncom napsal:

které Příručky mohu odkázat?

 

[AlexWan]

hi,

Tento dokument s názvem "Hodiny děliče snadno a rychle".
Pohodlné Boston, 2002.
Omlouváme se, ale musíte přihlásit a prohlížet tuto přílohu