C
cyteng
Guest
Po syntéza a optimalizace verilog můj obrázek, najdu nějaké čisté (nebo drát) jmen je velmi podivné.Například čistá připojena z výstupu ani bránu do data vstupu D flip-flop se nazývá
"* * 11/U2/control buněk".Ale já chci velmi krátké čisté jméno jako "N100".
Ví někdo odpověď na tuto otázku?
Cyteng
"* * 11/U2/control buněk".Ale já chci velmi krátké čisté jméno jako "N100".
Ví někdo odpověď na tuto otázku?
Cyteng