syntéza s designem překladač

C

cosmonutt

Guest
hi,

mají obecnou otázku týkající se syntézy.Opravdu doufám, že někdo odpoví na to brzy i když, práce ve škole je můj přilepená protože toto!
Mám hierarchický návrh.je na nejvyšší úrovni modulu.tam jsou některé, řekněme čtyři střední úrovni modulů M1, M2, M3, M4.a některé drobné submoduly říct S1, S2 a S3.syntetizovat design i první vytvořené syntetizován netlists pro submoduly s1, s2, s3.Pak jsem syntetizoval modues m1, m2 atd..čtení již syntetizované netlists S1, S2, S3 do nich.S1, S2, S3 jsou použity ve více než jedné střední úrovni modulů m1, m2 atd. Když jsem se konečně syntetizovat nejvyšší úrovni modulu, který právě přichází dílčí moduly m1, m2 atd. na nejvyšší úrovni, jsem četl v syntetizován netlists pro moduly m1, m2, m3 a m4.Nicméně, netlist dostanu není ojedinělá.zejména submoduly m1, m2, m3, m4 mít unikátní instance, tj. oni se zdají k byli uniquified.Nicméně nejnižší úroveň submoduly s1, s2 atd. nejsou.když jsem si uniquify na nejvyšší úrovni syntézy dostanu upozornění, že něco jako modul S1 se vyskytuje v modulu m3 před, a proto budou ignorovány.

co by mohlo být důvodem, a jak mám dělat, aby se získat unikátní netlist?

díky! [/ u]

 

Welcome to EDABoard.com

Sponsor

Back
Top