syntézu design s pamětí maker

[miho]

Nazdar,

Chtěl bych skloubit design, který obsahuje makra, paměť, které byly generovány paměti kompilátor pro cílovou knihovnu a jsou k dispozici. VHDL pro simulaci a také. Lib. Db (překlad je sám). LEF, a některé další soubory.

Mým cílem je syntetizovat celý design včetně pamětí a získat údaje o času, prostoru, energie, atd. Včetně paměti je pro mě důležité, protože chci komentovat přepínání činnosti s aktuálními údaji v paměti, aby si moc přesné odhady.

Problém s pamětí maker je to, že přestože jsou stanoveny ve velikosti, šířka atd. obsahují mnoho generik typu reálné nebo VitalDelayType který není suported podle návrhu kompilátor.

Co mám dělat, o tom.Je můj přístup rozumný vůbec?

Díky za všechny rady.

 

[the_penetrator]

VITAL modely jsou pouze pro post-synthesis simulace (nebo post-PNR).

V rámci programu Leonardo použít i to je možné (ale složitější, než předpokládat i DC), zkopírujte soubor knihovny pro paměťové složky do knihovny dir.To není totéž jako soubor pro standardní buňky knihovny.

Pak zatížení knihovny pro složky z vašeho syntézy skriptu.

Mělo by být podobné s DC. Lib soubory.

the_penetratorŠ

 

[zyphor]

pomocí paměťových překladač generovat. db soubor dc.

 

[Aramis]

miho napsal:

Nazdar,Chtěl bych skloubit design, který obsahuje makra, paměť, které byly generovány paměti kompilátor pro cílovou knihovnu a jsou k dispozici. VHDL pro simulaci a také. Lib. Db (překlad je sám). LEF, a některé další soubory.Mým cílem je syntetizovat celý design včetně pamětí a získat údaje o času, prostoru, energie, atd. Včetně paměti je pro mě důležité, protože chci komentovat přepínání činnosti s aktuálními údaji v paměti, aby si moc přesné odhady.Problém s pamětí maker je to, že přestože jsou stanoveny ve velikosti, šířka atd. obsahují mnoho generik typu reálné nebo VitalDelayType který není suported podle návrhu kompilátor.Co mám dělat, o tom.
Je můj přístup rozumný vůbec?Díky za všechny rady.

 

[jkfoo]

V DC, paměti instance v souboru VHDL bude zacházeno jako černá skříňka, nečtou behavorial model paměti DC, protože nebudou rozpoznány a syntetizován.Načasování oblouků a oblasti jsou definovány v .lib / .db, budete moci provádět pre-layout načasování ověřování s pamětí (při syntéze a STA).Pokud jde o výkon, některé paměti kompilátor je schopen generovat listu, a uvede spotřeba energie za určitých podmínek, takže jste schopni udělat vlastní odhad.

 

[miho]

@ Aramis: díky, že můj problém vyřešen.Mezitím jsem si, že to sám sortof náhodou.Thanks anyway!