syntetizovatelné VHDL

A

aramosfet

Guest
Slyšel jsem jen syntetizovatelné na RTL popisy mohou být realizovány na hardware.
Jak tedy máme psát RTL popisy?Co jsou to a dont je při psaní VHDL kódu pro syntézu?

 
Ahoj,
Ano, synthesied kód lze vyrábět pouze RTL.
Do to: psaní kódu ve správném SYNTEX.
Dont je: Dont si v software pohledu při psaní na hardware design.

Zkuste si nakreslit návrh na papíře první a anlyse a podívat se, co hardware vyrábí si na papír
A pokusit se navrhnout to na xilix nebo jakékoliv nástroje, které používáte, syntheise a ověřit, zda máte stejný design, nebo ne.

Doufám, že to pomůže

jásot.

 
Pro syntetizovatelné design, zajistí, že všechny logika je založena na hodinový signál (tj. synchronní).Nemůžete implementovat 'čekat prohlášení', nebo tak jako syntéza nehodnotí čas, jen událostmi řízené státy.

Hodně štěstí.

 
Je přijatelné použít proměnné v provedení pro syntézu?
Jaký je rozdíl mezi signálem a variabilní interms syntézy?
jsou proměnné a signály provedeny stejným způsobem na FPGA?

 
Ty se musí postarat o některých kritérií při psaní kódu RTL.

Co mám na mysli, že každý "VHDL procesu" bude infered buď "kombinačních", "Synchronous Sekvenční" nebo "Asynchronní západky".Musíte mít péči, kterou z těchto chcete kódu infered na.

Zde jsou některá pravidla:
-U kombinačních obvodů:
1) Všechny signály v senstivity seznamu musí být "Level sensetive", žádné hrany na všech
2) Všechny případy musí být pokryty
3) Nepište signálu v senstivity seznamu dříve, než jste si ho přečetli.

-Pro synchronní sekvenční obvody:
1) všechny registry musí být synchronizován se stejným časem.
2) Všechny signály v senstivity lsit musí být hrany (okraje hodiny a reset hrana)
3) Nezapomeňte na reset hodnoty.

Pokud váš RTL kód neodpovídá ani "Combinatiolnal" rulse či "synchronní sekvenční" Rulse, ať už to nebude syntetizovatelné nebo "Asynchronní západky" bude infered.Přečtěte si prosím pozorně syntézu repoert jako "Infered šoupátka" kabinou zničit váš design.

Hodně štěstí

 
Ano, můžete použít proměnnou.
proměnné přiřadí hodnotu okamžitě bez jakéhokoli zpoždění.
signály vyrábět flip-obvody a proměnných vyrábět dráty při syntéze ..
Doufám, že to je jasné
všechno nejlepší

 

Welcome to EDABoard.com

Sponsor

Back
Top