B
bzaki
Guest
Ahoj
Jsem začátečník a design překladač i čelila chybu v analýze kroku.Tato chyba je produkován, když jsem použít funkci mapování portů (instaintiating komponent).Například
myunit: TESTCOMPONENT Generic Mapa (input_size) port map (INPUT_A (My_Function (input_size) downto 0), výstup);
Chyba => "signálu nebo název portu očekávat skutečně v souvislosti element"
Tato chyba může být overcomed přiřazením funkce temporaray signál mimo port map jako:
INPUT_A_temp <= INPUT_A (My_Function (input_size) downto 0);
myunit: TESTCOMPONENT Generic Mapa (input_size) port map (INPUT_A_temp, produkce);
Navíc, když jsem instantiate součástí 'pro ..Generovat 'výpis, tak musím použít 2D pole jako dočasný signal.However, pokud je signál
uvnitř port mapa je 2D pole, pak musím použít 3D pole, které není synsiziable!
Vážím si jakékoli pomoci či rady.
Díky předem
Jsem začátečník a design překladač i čelila chybu v analýze kroku.Tato chyba je produkován, když jsem použít funkci mapování portů (instaintiating komponent).Například
myunit: TESTCOMPONENT Generic Mapa (input_size) port map (INPUT_A (My_Function (input_size) downto 0), výstup);
Chyba => "signálu nebo název portu očekávat skutečně v souvislosti element"
Tato chyba může být overcomed přiřazením funkce temporaray signál mimo port map jako:
INPUT_A_temp <= INPUT_A (My_Function (input_size) downto 0);
myunit: TESTCOMPONENT Generic Mapa (input_size) port map (INPUT_A_temp, produkce);
Navíc, když jsem instantiate součástí 'pro ..Generovat 'výpis, tak musím použít 2D pole jako dočasný signal.However, pokud je signál
uvnitř port mapa je 2D pole, pak musím použít 3D pole, které není synsiziable!
Vážím si jakékoli pomoci či rady.
Díky předem