test o PLL pro transceiver

Q

qslazio

Guest
Ahoj všichni
Já jsem studoval schéma PLL (Ethernet PHY 100BaseT transceiver).
Charge-čerpadlo PLL je realizován s followings:
Jitter Specifikace: 1.4ns
Výstupní frekvence = 250Meg Hz
5MHz frekvence PFD
ICP = 35uA
ŘLP = 20k
Ccap = 20pF
Kvco = 220Meg Hz / V
N = 50

Dolní pásmová propusť využívá pouze rezistor sérii s malým uzávěrem (produkovat "dc", pole a nula).
Moje otázka je, protože ICP * RLP = 0,7, takže vlnění je "obrovský".
Proč ne dát jiný by-pass kondenzátor?Může někdo obeznámen s EthernetPHY žádosti Vysvětli mi, proč TX PLL používá pouze 1. řádu RC filtr místo 2. řádu filtrem, který je populární?
Žádost nezajímá ostruhy, mám pravdu?
Díky moc!

 

Welcome to EDABoard.com

Sponsor

Back
Top