testovací nastavení pro INL, DNL, SNDR, FFT ...

P

pnanda65675

Guest
im ne jistý ABT to všechno testovací (SCS) pro testování potrubí ADC výkon jako INL, DNL, SNDR & FFT pomocí Cadence.Do někdo nějaké testbench SCS pro tyto výkonnostní metriky?i knw je třeba udělat v přechodné ..Ale jak o testovací signály??

 
Ale jsou tu všechny ideální componet, žádný takový offset na operační zesilovač a komparátor, rezistor nesoulad, je tato simulace výsledků metodou lze setkat v reálném výkonu reqirements?

 
Já jsem není jasné, na otázku .... je navržen ADC / DAC je v Verilog (nebo něco takového) a zahrnuje pouze matematiky?... Nebo skutečného deivces s jejich modely? ... V případě prvního ... pak samozřejmě to bude show theoritical hodnoty (alespoň velmi blízko) ... pokud se s reálnými prostředky ... ze dne corce ne ... a budete mít nějaké variace ......

Pokud se obáváte o procesu změny (pro druhý případ) ... potom můžete spustit v nejhorším případě (WCS) / BCS model soubory .... nebo FF / SS atd. roh ...... do rohu Analýza můžete zvládnout s absolutní nesoulad .... přístroje, ale ... její pravda, že zařízení nesoulad (relativní), je velmi těžké se dostat na simulaci úrovni .... Slyšel jsem, že lidé jdou na Monte Carlo simulace pro stejný .. . ale hodně časově náročné ... tak relativní zařízení nesoulad (což je velmi nízká) je postaráno na design úrovni .. pak layout úrovni ... zbytek přispívají ke špatnému výnos ...Přidáno po 35 sekundách:btw ... co to znamená podle vpwl ....

 
Hej Nanda,

Test nastavení pro ADC je po vyrobena čip pak si stanovit, že tyto výsledky jako INL.DNL, atd. Před vyrobit čip, tj. ve fázi projektování, měli byste být schopni získat nějaké hodnoty pro tyto ukazatele podle úrovně simulace systému v závislosti na vaší původní produkt / design specifikaci systému.To je typicky provádí pomocí Matlab nebo Verilog-takže když jste konečně dokončit a pásku se můžete porovnat ideální výsledky a skutečné výsledky.

KY Tan

 

Welcome to EDABoard.com

Sponsor

Back
Top