Jun 30, 2011 #1 J jonxen Guest Každý, kdo vědí, jak provádět časově proložené odběr na FPGA ve VHDL a C kód?
