tristate nebo mux2_1 VHDL

[voho]

Zdravím všechny

Io je CLK na 200Mhz, I1 je CLK na 100MHz musím používat mux2_1 nebo tristate?

První VHDL:
výkon <= I1 když select = '1 'jinak I0;

Druhé VHDL:
výkon <= I1 když select = '1 'jinak' Z ';
výkon <= I0, když select = '0 'jiný' Z ';Jde o

 

[semiconductorman]

Ani ...viz u potřeba, aby se přiřazení takový, že výstup by měl být L0 při select = 0 a L1-li vybrat = 0
tak
výkon <= L0, když select = '0 'jinde L1;
To by mělo dělat ...pokud jsem pochopil správně ur problém odepsat pls

 

[voho]

Ahoj semiconductorman,výkon <= L0, když select = '0 'jinde L1;
Myslím, že je to stejné:
výkon <= L1, když select = '0 'jinde L0;

Děkujeme to jde

 

[ADAP]

Myslím si, že první VHDL bude dělat
výkon <= I1 když select = '1 'jinak I0;

 

[Tut]

Ahoj,
pokud u jsou jen snaží simulovat, u pak můžete použít tento jednoduchý multiplexor
jak je navrhuje další ..

Ale pokud jste cílení do FPGA, jako asynchronní přepínání

z hodiny může způsobit závadyAby se předešlo tomu, že použití uvedené okruhu @ http://www.xilinx.com/xcell/xl24/xl24_20.pdf

u lze také použít BUFGMUX, pokud se týkaly dvou hodiny jsou externí a
Používáte Virtex 2 rodinných ..

 

[voho]

Zdravím všechny,

Velice vám děkuji i použité BUFGMUX je to práce perfectlly v Virtex II

jde o

 

[wolfzou]

Ahoj:
pomocí BUFGMUX je perfektní methord.it může změnit
oen hodiny betwent další hodiny bez šroubu