Urgent: o kompilaci problém v QuartursII 5,0

[Ethan]

Vážení všichni,

Mám rychlý otázku o compiation problém Quarturs II 5,0.Poté, co jsem vytvořit testbench na test LFSR, vždycky jsem si chyby, řekl:

"Chyba: Nelze syntetizovat současný design - design neobsahuje žádné logické
......"

Ale vlastně, LFSR byl instantiated uvnitř testbench jako součást a port mapovány.A jak LFSR_generic a LFSR_testbench jsou v rámci projektu s názvem lfsr_testbench.

Nemám proč se stále complianing tento problém.Každý, kdo mi dal nějaké nápady?

Použil jsem několik let MaxPlusII lety a toto je poprvé, co jsem použít Quarturs.

Přikládám můj VHDL kód zde.

Mnoho být zavázán.

 

[echo47]

To není odpověď, ale možná, že to bude užitečné ...

Vaše HDL se zdá ok.LFSR_GENERIC syntetizuje a tras pokuty v Xilinx ISE 8.1.Je nám líto, že nemám QuartusII zkusit.
Ujistěte se, že nejste náhodou syntetizovat testbench.

 

[nand_gates]

Pokud ur snaží syntetizovat testbench dostanete ERROR.Vzhledem k tomu ur
testbench nemá žádné vstupní / výstupní piny.Myslím, že se chcete sythesize
lfsr spolu s jeho testbench?Pak to není správný způsob, jak to udělat.
Ur testbench měl CLK, reset jako vstupy a test_status pin jako výstup na
ukazují, test status.Ur aktuální testbench není syntetizovatelné.Nemůžete
generovat hodiny uvnitř FPGA!

 

[vcnvcc]

Myslím, že u užíváte VHDL design soubor jako zkušební stolici ..