Výkonový zesilovač s BJTransistors

[albus]

[URL = http://www.imageupload.org/?d=6DB894EF1]

[/URL] Výše obvodu má je push-pull zesilovač a já jsem měl najít dc proudy tranzistorů pro Vout = 0. Ale já prostě nemůžu udělat. Podle mých výpočtů Q7 a Q6 budou mít stejný proud kolektoru, a tedy Q5 bude mít stejný proud kolektoru (samozřejmě toto je přiblížení jsem vynechal základní proudy). Takže pokud Q5 je v aktivním režimu pak předal Q2 je v cut-off a od Vout = 0 Q1 bude také v odříznut. Nyní je zde rozpor Q1 nemůže být v cut-off, protože Q5 je v aktivním režimu dopředu. Jsem něco chybí tady?

 

[Miguel Gaspar]

Dobře. . . . . Když tam je žádný vstupní signál Vsin = 0, Vout = 0, která znamená, že Q1 a Q2 jsou v aktivním režimu. 4. čtvrtletí 3. čtvrtletí a je Darlington pár, ale v tomto případě dát 2Vbe, který dává Q1 a Q2 zaujatost bod a nastavit bias bod aktivní. Teď, když Vsin zvyšuje nebo jít pozitivní. . . Veb o snižuje Q5. . . tak Q1 a Q2 klesá zvyšuje. IE1 snižuje a zvyšuje tak IE2 proudu fron Rl a záporné napětí. Teď, když Vsin sníží nebo bude negativní. . . Veb zvyšuje Q5. . . tak Q1 a Q2 zvyšuje klesá. IE1 zvyšuje a snižuje tak IE2 proud tekoucí ze zdroje koryta Q1 a Rl, a pozitivní napětí. Očekávám, že bych mohl vysvětlit. Pokud ne, prosím dejte mi vědět

 

[albus]

Nechápala jsem, jak Q1 a Q2 jsou v aktivním režimu, kdy Vout = 0. IE7 a IE6 bude automaticky 180 uA. Darlington dvojice a Q5 bude nechat to tok proudu, že? Takže emitor napětí Q5 se bude pohybovat kolem 0,6 do 0,7 V, což znamená, že základní napětí 2. čtvrtletí bude stejné a od 2. čtvrtletí roku je PNP a základní napětí bude větší, než ve 2. čtvrtletí napětí vydavatele bude v odříznutí? Mohl byste vysvětlit, jak Q1 a Q2 bude v aktivním režimu?

 

[Miguel Gaspar]

Pokud máte dvě

<span style="color: grey;"><span style="font-size: 10px">---------- Odeslat zní v 21:17 ---------- Předchozí příspěvek byl v 21:05 - ---------</span></span>
, pokud jsou všechny proud koryto Q1 a Q2 to znamená, že IcQ1 = IcQ2 tak VceQ1 = VceQ2 oba tranzistory pracují, ale VeQ1 = 0. Možná byste mohli zjistit, jestli jste rplace tranzistory Q1 a Q2 dvěma odpory stejné hodnoty, a tak bod ve středu odporů je 0V. Q5-li upravit tak, Vout je 0V a Q1 a Q2 jsou v aktivním režimu, to znamená Vbe1 ≈ 0,7 a Vbe2 ≈ 0,7, což je funkce 3. a 4. čtvrtletí. Vaše seconf úvahy jsou chybné. Pokud VbQ5 zvyšuje, VebQ5 klesá. IcQ5 snižuje tak VbeQ2 zvyšuje. . . . a tak dále.

 

[KerimF]

To vše závisí na napětí vce na 3. čtvrtletí, což je téměř 2 * Vd (Vd = dioda vpřed napětí). Takže když Vin = 0 Q1 a Q2 jsou oba v blízkosti cutoff nebo v blízkosti vedení, pokud jejich VBE je trochu vyšší ot nižší než polovina vce Q3. Ale i když tam je malý proud jít ven Q1 vydavatele je absorbován producentem Q2. Výsledek Vout = 0 v obou případech. To je, jak vidím, ani v nejmenším. Kerim

 

[RCinFLA]

Výstupní stejnosměrné napětí, pokud je vstup sinusového průběhu je nulový budou dvě kapky dioda nad zemí. Konkrétně Q5 VBE plus 2. čtvrtletí VBE. Q3/Q4 obvod nastavuje klidový proud na výstupní zařízení. Pokud jsou všechny přístroje jsou naprosto stejné. 4. čtvrtletí bude blížit zhruba 0.6/40k nebo asi 17 uA ze 180 uA vytvořené v horní proudové zrcadlo. (Konkrétně VBE z Q3/40k plus základní proud Q3 vyrábět 180uA - 3. čtvrtletí Vbe/40k) zbytek proudu (180 až 17 uA) musí protékat 3. čtvrtletí. Můžete si vzít poměr těchto proudů (zhruba 10:1) pro určení 3. čtvrtletí 4. čtvrtletí a je to VBE. Celkové napětí (asi dva dioda kapek) budou určovat jalového proudu v obou výstupních zařízení Q1 a Q2. Opět platí, že pokud všechna zařízení jsou naprosto stejné, že bude spojena vztah mezi každým z jejich VBE a proud vydavatele. Tím, že najde přesné hodnoty 3. a 4. čtvrtletí VBE je můžete zjistit, co Q1 a Q2 jalového proudu musí být. AC zisk zesilovače jsou dva vysílače následovníky v kaskádě, takže něco méně pak napěťový zisk 1.

 

[mtwieg]

Myslím, že to je druh chybu v problému (je to domácí úkol, nebo tak něco). Pro zesilovač správně fungovat musí existovat nějaké zaujatosti DC mezi Vin a Vout. stále můžete analyzovat, ale není to analýza byla užitečná ... Myslím, že jsi měl předpokládat, že váš vstup je neobjektivní taková, že všechny tranzistory jsou aktivní.

 

[RCinFLA]

To není dobrý design. Existuje několik otázek, tady jsou nějaké rady. Se dvěma ovlivnění dioda kapka s první zařízení 4. čtvrtletí s desetinu proudu přes druhé zařízení 3. čtvrtletí výstup etapy bude zrcadlo na méně než 180 uA nečinnosti zaujatosti. Pak je tu problém s dvěma dioda offset na výstupu křižovatce stanovené Q5 + Q2 VBE je. S 2k přímé spojení zatížení, které budou 1.25v / 2000 nebo asi 625 uA z krvácet z dodaných horní zařízením Q1. , Která bude vytvářet větší VBE (založeno na 625 uA tj. na Q1), které zabírají hodně ze dvou diod ovlivnění 4. čtvrtletí a 3. čtvrtletí, což vede ve 2. čtvrtletí výstupní zařízení jsou blízko k vypnutí.

 

[albus]

Nechtěl jsem to vlastně design, Jen se snažím analyzovat to. Ale otázkou stále zůstává nevyřešený pro mě, i když si myslím mtwieg pochopil, co jsem se snažil říct. @ RCinFLA jsem udělal všechny ty výpočty, ale tam je jen jeden problém, pokud Q3 a Q4 je proudů jsou 17 a 163 uA příslušně, pak celkový proud musí protékat Q5. Základní napětí Q5 je 0, pokud je vstupní signál je nulový, takže napětí emitoru Q5 je asi 0,7 V. Zde přichází otázka. Jak je možné nechat ve 2. čtvrtletí proudu, když jeho napětí vydavatele je 0 (Vout = 0) a jeho základní napětí je 0,7, jinými slovy, když je v cutoff?

 

[FvM]

Zadání Vout = 0 znamená Vsin musí být asi-1.2V. Není to uvedeno v problému, ale třeba tak jako tak. Takže základní napětí Q1 a Q2 musí být symetrické soustředěný kolem nuly. Neexistuje zpětná vazba, takže budete muset předpokládat, že Vsin je přesně zaujata napětí, které Vout = 0 lze splnit. Je zřejmé, že to nemůže být nulová. Problém se nezveřejňuje předpoklady pro výpočet. Vpřed VBE napětí pro daný proud kolektoru je třeba předpokládat, i současný zisk, a myslím, že exponenciální VBE sklon 60 mV / desetiletí.

 

[albus]

Ach jo teď jsem si to. Vždycky jsem vynechal střídavého signálu, když jsem byla analýze. Děkuji vám všem moc.

 

[RCinFLA]

Nějak jsem si nemyslím, že instruktor si uvědomil, 1,2 offset napětí. Uzemněný zdroj napětí sinusového průběhu má nulovou dc průměr v jakékoli konvence. Žádali jsme o Vout = 0 I výklad sázka instruktorů je nula nula a měnič AC ven. Já bych si to tak, jak byly. To by vám v blízkosti dvou dioda kapky kladné napětí na výstupu. Q1 proud bude to, co 2k požadavky zatížení rezistoru, asi 600 uA. 2. čtvrtletí bude blízko hranici, možná Mikroampérmetr nebo dva. Pokud 2k zatížení výstupu je odstraněn, budou oba Q1 a Q2 jsou asi 50 uA nečinnosti zaujatosti. Můžete pracovat rovnic získat přesný počet. Opět platí, že hlavním důvodem pro snížení volnoběhu zaujatost je blízko deset-jedno ratio'g ze dvou zaujatosti diody 180 uA. Za předpokladu, že je v -1,2 zaujatost na zdroj vstupního napětí je větší úsek představivost předpětí musí být přesně to, co obě diody kapky Q5 a 2. čtvrtletí se dostat přesně nula voltů na výstupu uzlu. Když se dostanete negativní vstupní klidový správné tam bude asi 50 uA nečinnosti přes výstupní zařízení.

 

[FvM]

Nějak jsem si nemyslím, že instruktor si uvědomil, 1,2 offset napětí. Uzemněný zdroj napětí sinusového průběhu má nulovou dc průměr v jakékoli konvence. Žádali jsme o Vout = 0 I výklad sázka instruktorů je nula nula a měnič AC ven.

Jsi zdarma převzít to, co chcete za nejasné, respektive v rozporu problém. Ale je to libovolné, stejně předpokládat nulové AC-ROM nebo nulové střídavé výstupní napětí, nic bylo řečeno o AC úrovní pokud vidím. Takže stále si myslím, že porozumění Vout = 0 jako specifikace DC DC problém je alespoň jeden rozumný předpoklad.

 

[RCinFLA]

Jste zdarma převzít to, co chcete za nejasné, respektive v rozporu problém. Ale je to libovolné, stejně předpokládat nulové AC-ROM nebo nulové střídavé výstupní napětí, nic bylo řečeno o AC úrovní pokud vidím. Takže stále si myslím, že porozumění Vout = 0 jako specifikace DC DC problém je alespoň jeden rozumný předpoklad.

Za předpokladu, že Vout = 0, jak DC úrovně, by byly změny schématu a přidáním kritický negativní napětí vyrovnat vstupní. Chtěl bych, nech to hrát, jak je znázorněno, to také dělá řešení jednodušší.