v ASIC, jak dlouho by měl držet reset signálu aktivní?

[Uil]

Chci přidat funkci v čipu resetovat modul software
ale nevím, jak dlouho se reset signál by měl nést
v příkladě, tato doba je 3 a půl cyklů, ale v zásadě to, co je na tom?
díky moc!

 

[moorhuhn]

Záleží na tom, jak váš čip je určen.Pokud jste právě flip-flops a používat asynchronní reset
Pro každou z nich, budete potřebovat jen jeden čas období.Musíte mít na paměti, že reset nemusí jít neaktivní poblíž aktivní hrana hodin.Musíte zaručit, že všechny vaše čip
(s výjimkou paměti

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Úsměv" border="0" />

) Je správně inicializován tak, podívej se na vašem obvodu, pokud je třeba více než jedné hodiny období.Je to dobré praxe rozšířit reset puls během definovaného počtu hodin cykly ..

 

[yuzhicai]

Setkala jsem se věci, které používají tři a půl hodinové cykly pro soft reset.Neznám důvod, protože myslím, že jeden čas, je dost pro reset funkce.Existují nějaké resons v backend proces?

 

[linuxluo]

nazdar,
jeden cyklus není dostatečně becoz vaše hodiny okraj možná zachytit a způsobit závada všechny projektování reset.
tak obvykle vynulujete stav je dost dlouho, a 3 hodiny a půl je krátký, v mém návrhu, to trvat déle než 10 nebo více kol rozhodovat v reálném stavu reset.

 

[Uil]

ale pokud resetovacího sigan posledních příliš dlouhá, inženýr nemůže říci, že během několika příštích instrunctions budou neplatné, a chybět provoz.Jak mohu obchodu se jí?

 

[AlexWan]

Uil napsal:

ale pokud resetovacího sigan posledních příliš dlouhá, inženýr nemůže říci, že během několika příštích instrunctions budou neplatné, a chybět provoz.
Jak mohu obchodu se jí?

 

[tom123]

Uil napsal:

Chci přidat funkci v čipu resetovat modul software

ale nevím, jak dlouho se reset signál by měl nést

v příkladě, tato doba je 3 a půl cyklů, ale v zásadě to, co je na tom?

díky moc!